實驗資源來自于MOOC-華中科技大學-計算機硬件系統設計

計算機硬件系統設計_華中科技大學_中國大學MOOC(慕課)

一、Cache（直接相聯）

電路功能：設計一個具有8個cache槽的cache，主存地址16位，cache塊大小為4字節。

引腳含義：

Addr：輸入，16位寬，主存地址

BlkDataIn：輸入，32位寬，塊數據輸入

BlkDataReady：輸入，1位寬，塊數據準備就緒

CLK：輸入，1位寬，時鐘輸入

Miss：輸出，1位寬，1：數據缺失；0：數據命中

DataOut：輸出，8位寬，數據輸出

由直接相聯映射關系我們可知

主存地址16位

8位cache槽需要3位位寬數據

4字節cache字節塊要2位位寬數據

區地址占剩余位寬

所以

區地址（tag）11位

行地址（index）3位

字地址（offset）2位

將主存地址數據進行分割

接下來實現讀邏輯

由直接相聯映射關系實現可知

將行索引index直接譯碼，得到對應行選擇信號

每個cache槽需要三個寄存器，valid， tag， data，將輸入輸出分別對應，用三態門和行選擇信號對輸出數據進行選擇。

當數據有效，且區地址相同表示命中

接下來實現寫邏輯

輸入信號為真時，且未命中（即數據失效，需要載入主存中的數據）

整體電路如下

二、測試電路

知乎視頻?www.zhihu.com

如果本文對你有用，點個贊再走吧！或者關注我，我會帶來更多優質的內容。

總結

以上是生活随笔為你收集整理的主存块和cache块关系_Cache（直接相联）的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。