補碼加法運算溢出判斷三種方法：

一、符號位判斷

Xf、Yf分別兩個數的符號位,Zf為運算結果符號位。

• 當Xf =Yf =0（兩數同為正）,而Zf=1(結果為負)時,負溢出；
• 當出現Xf =Yf =1（兩數同為負）,而Zf=0（結果為正），正溢出。

二、進位判斷

Cs表示符號位的進位，Cp表示最高數值位進位，⊕表示異或。

• 若 Cs⊕Cp =0 ，無溢出；
• 若 Cs⊕Cp =1 ，有溢出。

三、變形補碼判斷

用變形補碼進行雙符號位運算（正數符為00,負數符號以11）

• 若運算結果的符號位為"01",則正溢。
• 若結果雙符號為10,則負溢出。
  ?

補碼加法運算溢出處理

以變形補碼的方案為例，代碼如下：

always @ (* ) begincase(dout[DATA_WIDTH-1:DATA_WIDTH-2])2'b01: dout <= {1'b0,{(DATA_WIDTH-1){1'b1}}};? ? ? ?//正溢2'b10: dout <= {1'b1,{(DATA_WIDTH-1){1'b0}}}; ? ? //負溢2'b00,2'b11: dout <= {dout[DATA_WIDTH-1],dout[DATA_WIDTH-3:0]};? //無溢出default: sum <= {dout[DATA_WIDTH-1],dout[DATA_WIDTH-3:0]};endcase ? ? ?? end

?

總結

以上是生活随笔為你收集整理的Verilog 补码加法溢出判断及处理的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。