一、一般準(zhǔn)則

1、有符號數(shù)運算

利用類型“signed”完成有符號數(shù)運算，而不是用無符號數(shù)模擬有符號數(shù)運算。這樣可以得到更好的QoR。在資源報告中檢查操作數(shù)的類型和大小。

2、符號/零擴(kuò)展

盡量不要手動擴(kuò)展。verilog利用signed/unsigned會自動完成擴(kuò)展。這樣代碼可讀性高，且工具在綜合時會更容易且可靠的檢測操作數(shù)。

3、有/無符號數(shù)混用

不要在一個表達(dá)式中混用 有符號數(shù) 和 無符號數(shù)。若表達(dá)式中有一個數(shù)為無符號數(shù)，Verilog會把整個表述為無符號的，導(dǎo)致功能失常。

4、有符號數(shù)部分選擇

部分選擇會導(dǎo)致無符號數(shù)的結(jié)果，而與操作數(shù)無關(guān)，哪怕選擇了整個向量也是無符號的，如 input signed[7:0] a 中 a[7:0] 也會被認(rèn)為是無符號的。

5、表達(dá)式位寬

利用中間信號和附加指配使寬度定義沒有歧義。

總結(jié)

以上是生活随笔為你收集整理的Datapath综合代码规范（Verilog）的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。