在高速數據采樣中，ADC時鐘信號的穩定性對其性能有至關重要的影響，因為這些抖動會破壞高速ADC的時序。

孔徑的定義

孔徑時間ta，是指從采樣時鐘跳變開始，一直到保持電壓建立。換言之，孔徑是指采樣保持電路中開關切換的時間，即從低阻態轉換為高阻態的時間。由上面圖可以看出，在ta時間內，模擬信號實際上是一直處于變化狀態的，這就會導致量化值與實際模擬信號的一個延遲。對于一個確定的ADC來講，孔徑時間是一個定值。

孔徑抖動

理想的時鐘信號邊沿應該是等間隔的，而上圖所示的信號周期并不完全相同，這種情況成為時鐘抖動。以此類推，孔徑抖動，就是指ADC 孔徑時間存在不確定性。在時間軸上，并不是完全的等間隔。

上圖所示的Δt_RMS,即為孔徑抖動。可以清楚看到ADC實際的采樣時刻分散在TRACK+Δt_RMS時間內，TRACK為采樣時鐘，對應的電壓變化范圍是ΔV_RMS.

其中

ΔV_RMS?= SLOPE *?Δt_RMS

孔徑時間和孔徑抖動都是ADC的性能參數，是一個定值。

上圖是一個高速ADC的孔徑時間和孔徑抖動。

采樣時鐘的影響

?在上面的討論中，ADC采樣時鐘TRACK是理想的，假設其抖動為ΔTRACK_RMS.則有

ΔV_RMS?= SLOPE * （?Δt_RMS + ΔTRACK_RMS）

由上式可以看出，電壓不確定度和壓擺率，采樣時鐘抖動成正相關。就是說，信號變化的越快，采樣時鐘抖動越大，則由此產生的噪聲越大。

由下圖可以明顯的看出時鐘抖動對于理想分辨率ADC的信噪比影響。在欠采樣的情況下，會嚴重失真。

更完整的一個有關時鐘抖動對SNR影響的公式如下圖所示

抖動影響的時域分析

上面諸多論述，以頻域分析居多，下面將更加直觀分析時鐘抖動造成的不確定性影響。

首先是采樣過程，如圖均勻采樣頻率F_s=，非均勻采樣頻率也是，但有較大噪聲，兩者都一共取點40個

到目前為止，采樣過程并沒有什么大問題，只是間隔出現了不一致。但是，請注意均勻采樣的采樣位置是可以確定的，即從零開始，落在N*1/20S 時刻；而非均勻的采樣的采樣時刻是不確定的。

下一步，信號還原。即以等間隔時間軸恢復采樣數據。

上圖藍線是等間隔采樣的恢復信號，橙色線是非均勻的時間采樣的恢復，下圖是非均勻采樣的時間誤差。

可以看到橙色線的信號出現了明顯的畸變。如果采用更大采樣速度，則可以看到明顯的因為時間抖動而引入的噪聲。

?

小結

ADC數據采樣的恢復一定是按照已知的采樣頻率和采樣間隔進行的，這就要求之前采樣的時間間隔必須和恢復時間間隔保持一致，否則就會導致在A時刻恢復B時刻的情況出現。從而引入不確定性誤差。這種誤差會隨著輸入模擬信號頻率的升高而進一步得到放大。

在ADC系統孔徑延遲和孔徑抖動確定的情況下，作為系統同步的核心-采樣時鐘的穩定性就顯得彌足重要。

?

參考資料

http://www.elecfans.com/article/85/126/2016/20160118400057_a.html

MT-007，孔徑時間、孔徑抖動、孔徑延遲時間——正本清源，ADI，Walt Kester

AN-501，孔徑不確定度和ADC系統性能，ADI，Brad Brannon，Allen Barlow

AN-756，采樣系統以及時鐘相位噪聲和抖動的影響，ADI，Brad Brannon

轉載于:https://www.cnblogs.com/qiantuo1234/p/7300513.html

總結

以上是生活随笔為你收集整理的时钟抖动对高速ADC采样系统的影响的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。