在設計PCB時，經常會遇到高速差分線，比如USB、HDMI、LVDS、以太網等等，高速差分線不僅要求信號線的正端和負端信號線寬及線間距保持一致，還需要對差分信號線進行阻抗控制。

控制差分信號線的阻抗，對高速數字信號的完整性是非常重要的，因為差分阻抗影響差分信號的眼圖、信號帶寬、信號抖動和信號線上的干擾電壓，如果不進行控制，信號質量會嚴重下降。

本節內容就來教大家學習使用si9000軟件，以高速USB（480Mbits/s）為例，計算高速差分線布線時的參數。可以按下面的步驟進行：

1）確定差分線的阻抗

首先，查詢到USB差分線的特征阻抗是90Ω。所以，在設計PCB時，需要按特定的參數布線，使得阻抗匹配到90Ω左右，否則會有信號反射，造成信號質量下降。

2）確定PCB板材參數

其次，我們需要查詢到一些PCB制版廠的板子材料的參數，以xx創板廠為例，查詢到工廠的一些PCB參數。

阻抗設計相關參數如下：

4層板16.mm厚度的PCB層疊參數如下：

從上面兩張圖中可以看出，如果我們使用四層板，2313疊層結構，那么板材的介電常數為4.05，頂層/底層和相鄰的中間層間距是0.1mm（約4mil），頂層銅厚度為0.035mm（約1.4mil），另外還有一些阻焊的參數，有了這些參數，就可以在si9000中計算布線的參數了。

3）使用si9000計算布線參數

由于我們設計的是USB差分線，當設計高速差分線時，需要把相鄰層作為一個完整的參考面。這里我們計劃在頂層走線，第二層設計為地層（也可以是電源層），作為參考面。確定之后，打開si9000后，選擇差分對，微帶線模型，如下：

（如果不是按這樣的疊層設計，請在左側選擇相對應的）

可以看到右上側有很多參數需要填寫，我們一個個來解釋一下：

H1：介質厚度，也就是我們走線層和參考面的距離（板廠提供的參數，為4mil）；

Er1：介電常數（板廠提供的參數，為4.05）；

W1：差分信號線的底部寬度；

W2：差分信號線的頂部寬度（一般可認為是W1-1mil）；

S1：差分線的線間距；

T1：走線的銅厚（板廠提供的參數，1.4mil）；

C1：基材阻焊厚度（板廠提供的參數，0.8mil）；

C2：銅皮或走線上的阻焊厚度（板廠提供的參數，0.5mil）；

C3：基材走線中間的阻焊厚度（一般可認為與C2一樣）；

CEr：阻焊的介電常數（板廠提供的參數，3.8）；

我們使用si9000計算時，就是要利用已有的板廠提供的參數和目標特性阻抗值，來計算線寬和線間距。

將以上已知參數填入，W1和S1的值可以先填入一個常規的數值（比如W1為6mil、S1為6mil），進行計算：

點擊calculate之后，Zdiff就是計算得到的特征阻抗，可以看到現在的參數計算出為93.06Ω，實際上與標準的90Ω相差不大了。一般在±10%的范圍內，用這個參數設計USB的差分線一般來說也是可行的。

如果計算與目標阻抗值相差較大，可以調整W1、S1的值，使得計算出的阻抗值與要求值一致。如下圖，再調整一點S1的值，改為5mil，就可以很接近90Ω了：

這樣，我們就得到了一組W1和S1的值，即我們用線寬6mil、正負線間距5mil的規則來設計USB差分線，阻抗是匹配的。

4）高速PCB設計時的注意事項

a) 在布高速差分線時，要求相鄰層為完整的參考平面，最好的是地平面（也可以是電源平面），但是一定要保證走線下方連續，只有這樣阻抗才是匹配的。

b) 差分線上一般不要有過孔，過孔會有寄生電容、電感，也會導致阻抗不連續。而且過孔換層時，會導致參考面變化，如頂層走線的參考面在第二層，而穿到底層后參考面變成了倒數第二層；會使得信號的回流路徑受阻；如果實在避免不了過孔，需要緊鄰過孔放置連接地/電源過孔，這樣信號回流時可以通過過孔，從第二層的參考面直接流到倒數第二層的參考面，保證了回流路徑順暢。

c) 如果差分線上有串電阻、電容，在這些器件處，由于焊盤一般比線寬，會使得阻抗變小，所以一般在這些器件下方，要把參考面挖空。

d) 差分對正負之間的等長比等間距更重要一些，如果等間距布線和等長布線無法同時滿足時，優先滿足等長的要求。

好了，本節的內容就分享到這了。

歡迎大家關注我的微信公眾號“小白白學電子”，可以下載相關軟件，更多學習資源分享：

總結

以上是生活随笔為你收集整理的手把手教你使用si9000计算高速差分线的阻抗的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。