inside uboot (六) DRAM芯片的控制线及时序
?
?
?
Clock?(差分信號(hào),CLK和nCLK)為時(shí)鐘信號(hào)? ? ? ? ? ? ? ? ? ?(同一個(gè)rank共用)
CKE 時(shí)鐘信號(hào)使能? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?(同一個(gè)rank共用)
RAS?為行選通信號(hào),低電平時(shí),內(nèi)存會(huì)讀取行地址。? ? ? ? ?(同一個(gè)rank共用)
CAS?為列選通信號(hào),低電平時(shí),內(nèi)存會(huì)讀取列地址。? ? ? ? ?(同一個(gè)rank共用)
Address?為地址線,行列地址復(fù)用地址線。? ? ? ? ? ? ? ? ? ? ? ? (同一個(gè)rank共用)
DQ?為數(shù)據(jù)線。? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?(同一個(gè)rank并列)
WE 寫(xiě)或讀? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? (同一個(gè)rank共用)
DQS?(差分信號(hào),DQS和nDQS)因?yàn)?#xff0c;DDR內(nèi)存在一個(gè)時(shí)鐘周期中要讀寫(xiě)兩個(gè)數(shù)據(jù)位,也就是說(shuō)在一個(gè)時(shí)鐘周期的高電平和
低電平要分別? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? (同一個(gè)rank不共用)
讀寫(xiě)一個(gè)數(shù)據(jù)位,那么就沒(méi)法使用時(shí)鐘信號(hào)的上升沿或下降沿來(lái)區(qū)分一個(gè)數(shù)據(jù)位什么時(shí)候準(zhǔn)備好,什么時(shí)候可以讀寫(xiě)。
因此,在DDR內(nèi)存中,DQS它的功能主要用來(lái)在一個(gè)時(shí)鐘周期內(nèi)準(zhǔn)確的區(qū)分出每個(gè)傳輸周期。
DM? 數(shù)據(jù)掩碼? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? (同一個(gè)rank不共用)
CS 片選? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?(同一個(gè)rank共用)
延遲鎖定回路(DLL)
DDR SDRAM 對(duì)時(shí)鐘的精確性有著很高的要求,而 DDR SDRAM 有兩個(gè)時(shí)鐘,一個(gè)是外部的總線時(shí)鐘,一個(gè)是內(nèi)部的工作時(shí)鐘,在理論上 DDR SDRAM 這兩個(gè)時(shí)鐘應(yīng)該是同步的,但由于種種原因,如溫度、電壓波動(dòng)而產(chǎn)生延遲使兩者很難同步,更何況時(shí)鐘頻率本身也有不穩(wěn)定的情況.
?
總結(jié)
以上是生活随笔為你收集整理的inside uboot (六) DRAM芯片的控制线及时序的全部?jī)?nèi)容,希望文章能夠幫你解決所遇到的問(wèn)題。
- 上一篇: 民生VISA全币种信用卡申请多久下卡
- 下一篇: 3.6.4python下载安装教程_py