DRAM(Dynamic Random Access Memory)，即動態隨機存取存儲器.

1. Storage Cell

?

如上圖，一個DRAM的基本存儲單元由4個部分組成。

Storage Capacitor，即存儲電容，它通過存儲在其中的電荷的多和少，或者說電容兩端電壓差的高和低，來表示邏輯上的?1?和?0。

Access Transistor，即訪問晶體管，一般是場效應管。它的導通和截止，決定了允許或禁止對Storage Capacitor?所存儲的信息的讀取和改寫。

Wordline，即字線，也可以叫行地址線。它決定了?Access Transistor?的導通或者截止。

Bitline，即位線，也可以叫列地址線。它是外界訪問?Storage Capacitor?的唯一通道，當?Access Transistor?導通后，外界可以通過?Bitline?對?Storage Capacitor?進行讀取或者寫入操作。

1.?讀數據時，Wordline?設為邏輯高電平，打開?Access Transistor，然后讀取?Bitline?上的狀態

2.?寫數據時，先把要寫入的電平狀態設定到?Bitline?上，然后打開?Access Transistor，通過Bitline?改變?Storage Capacitor?內部的狀態。

2. Memory Array

?

?

如上圖，多個存儲單元就可以組成一個存儲矩陣了。這個存儲矩陣叫做Memory Array。

?

如上圖，讀寫數據時，首先要激活Wordline。

?

然后從bitline上讀寫數據。

?

上圖Memory Array表示了4根地址線（綠色，2根行地址線，2根列地址線），通過行列的解碼器來訪問16個內存存儲單元的Memory Array。也就是2的N次方。

?

對上圖的Memory Array來說，沒有畫出地址線，我們可以分析出這個MemoryArray需要行地址線3根來產生8種組合，列地址也一樣。這樣6根地址線，2的6次方為64，可以訪問到上圖中64個bit。

3. Memory Bank

?

多個Memory Array合并在一起構成一個Bank。上圖的bank由4個Memory Array構成，也就是說我們給出一個確定地址，可以一次訪問到4個 bit。

4. Memory Device

?

多個bank組成一個memory device，即內存芯片。因此我們在讀寫DRAM時，還要給出BANK地址，因此這時，內存地址由Memory Bank地址+Memory Array地址。

因為DRAM需要一直刷新來維持數據，因此我們在讀寫完一個BANK上的數據后，下次會讀寫另一個BANK上的數據，來給上一個BANK以刷新時間，提高的讀寫效率。

5. Memory Rank

多個Memory device可以組成一個RANK.

每個Memory device的數據線是排列在一起分別連接在內存控制器上，而地址線是共用。也就是說，如果有4個Memory device，并且每個Memory device里的Memory array是8位的話，每個Memory device中讀出8個位，一次可以讀出32位個bit。

6. 原理圖分析

?

1) 數據線連接

從上面原理圖和datasheet可以看到，原理圖上用了兩片K4T1G164QE，這兩片K4是16個IO的，所以兩片K4的數據線

并排連接到CPU的數據線上，因此可以一次讀取到32位數據。

2) 地址線連接

兩片K4的地址線和bank線是共用的，因此如果給出一個地址，那么這個地址前兩個字節從第1片讀出，后兩個字節從第2片

中讀出，因此構成4字節32位數據。

3) 容量計算

從芯片上可以看到是1Gb，也就是128MB。

從地址線可以算出，一個芯片上有13個行地址線，10個列地址線，3個bank線，一次能讀取16位。

因此，一片的總大小是2的26次方再乘以2，也就是128MB。

總結

以上是生活随笔為你收集整理的inside uboot (五) DRAM的构成的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。