臺(tái)積電今天不僅公布了，還展示了FinFET鰭式晶體管的終結(jié)之作N3 3nm工藝，發(fā)展出了多達(dá)五種不同版本，也是歷代工藝中最豐富的。

最早也是最標(biāo)準(zhǔn)的3nm，今年下半年投入量產(chǎn)，預(yù)計(jì)明年初可以看到產(chǎn)品上市。

它面向有超強(qiáng)投資能力、追求新工藝的早期客戶，比如蘋果、AMD這種，但是應(yīng)用范圍較窄，只適合制造特定的產(chǎn)品。

對(duì)比N5，功耗可降低約25-30％，性能可提升10-15％，晶體管密度提升約70％。

，近期就會(huì)風(fēng)險(xiǎn)性試產(chǎn)，明年年中規(guī)模量產(chǎn)，產(chǎn)品上市預(yù)計(jì)2023年底或2024年初。

它在N3的基礎(chǔ)上提升性能、降低功耗、擴(kuò)大應(yīng)用范圍，對(duì)比N5同等性能和密度下功耗降低34％、同等功耗和密度下性能提升18％，或者可以將晶體管密度提升60％——是的，它的密度反而低于N3。

臺(tái)積電還稱，N3E可以達(dá)到比N4X更高的頻率，后者明年投產(chǎn)。

，細(xì)節(jié)不詳。

，細(xì)節(jié)不詳。

，不在乎功耗和成本，也是N4X的繼承者。

值得一提的是，N3E工藝還可以根據(jù)客戶需求定制柵極、鰭片數(shù)量，性能、功耗、面積指標(biāo)也不一樣，官方稱之為“FinFlex”。

比如2個(gè)柵極1個(gè)鰭片，可以性能提升11％、功耗降低30％、面積縮小36％。

2個(gè)柵極2個(gè)鰭片，可以性能提升23％、功耗降低22％、面積縮小28％。

3個(gè)柵極2個(gè)鰭片，可以性能提升33％，功耗降低12％，面積縮小15％。

總結(jié)

以上是生活随笔為你收集整理的积电3nm工艺竟有5种之多！其中3种都看不懂的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。