第 4章 觸發器電路

授課計劃

教學內容

教學小結

一、授課計劃

1、教學目標

1,熟練掌握基本 RS觸發器的工作原理,

邏輯功能, 及鐘控 RS觸發器, JK觸發器,

D觸發器的邏輯功能, 時間波形圖, 特性

方程 。

2,理解鐘控 RS觸發器, JK觸發器, D觸發

器電路的工作原理, 特點, 相互之間的

轉換及常用 JK觸發器, D觸發器集成芯

片的使用 。

2、重點與難點

1、重點,1) 基本 RS觸發器的工作原理、邏輯功能及

特點。

2) 鐘控 RS觸發器,JK觸發器,D觸發器的

特性表、狀態圖、狀態方程及特點。

3) 主從 JK觸發器、邊沿 D觸發器的特性。

4) 各種觸發器的邏輯符號。

2,難點：

1) 同步觸發方式存在的空翻問題。

2) 主從 JK觸發器的一次變化問題。

3、學時分配：共 6學時

?第 1,2學時：基本 RS觸發器

?第 3,4學時：鐘控觸發器

?第 5,6學時：集成觸發器

二、教學內容

4.1 基本 RS觸發器 (第 1,2學時)

基本觸發器又稱為臵 0、臵 1觸發器。它是構成各種功能觸發器的

最基本單元，所以也稱為基本觸發器。

1.電路結構

如圖 4.1所示是一個由兩個與非門 G1和 G2交叉耦合所構成的基本觸

發器。圖中 Q和 既表示觸發器的狀態又是輸出端； 是兩個輸入

信號端。 上的小圓圈和字母上的“反號”，都表示輸入信號低電

平有效，即低電平表示有信號，高電平表示無信號。

Q

SR和

SR,

(a)邏輯圖 (b)邏輯符號

圖 4.1 與非門構成的基本 RS觸發器

2.工作原理

① 兩個穩定狀態：

基本觸發器有兩個穩定狀態,0狀態和 1狀態。通常把 Q端的狀態

定義為觸發器的狀態,Q=0,=1時，稱為,0”狀態； Q=1,=0時，

稱為,1”狀態。在沒有輸入信號即 =1,＝ 1時，如果觸發器原來輸

出狀態 Q=0,=1，由于 G1輸入全為 1，則觸發器輸出端狀態 Q仍為 0；

同時,G2因 Q=0則觸發器輸出端 仍為 1?？梢?#xff0c;觸發器維持原來的 0

狀態不變。同理可知，如果觸發器原來狀態 Q=1，觸發器仍維持原來的

1狀態不變。因此，當 =1,＝ 1時，兩路輸入信號都對觸發器不起

作用，觸發器維持原來狀態不變，又稱為保持。

② 接收信號過程：

當 =1,＝ 0時，如果觸發器原來狀態 Q=1，因 G1輸入有 0，則輸

出 Q仍為 1；而 G2輸入全為 1，輸出 仍然為 0，即觸發器狀態 Q仍然為 1.

如果觸發器原來狀態 Q=0，因 G1輸入有 0，則輸出為 1，即 Q由 0翻轉為 1；

此時 Q＝ 1和 ＝ 1，使 G2輸入 全為 1而輸出為 0，即 也由 1翻轉為 0。

可見，觸發器原來狀態無論是 0還是 1，當 =1,＝ 0時，都會使觸發

器狀態臵,1”。因此，稱 為臵 1(或臵位)輸入端。

當 =0,＝ 1時，如果觸發器原來狀態 Q為 1，因 ＝ 0，使 G2輸

入有 0，輸出 為 1，即 由原來的 0翻轉為 1；此時 G1輸入全 1而輸出 Q

為 0，即觸發器狀態 Q由原來的 1翻轉為 0。同理可知，如果原來狀態 Q

為 0，觸發器狀態 Q仍然為 0?？梢?#xff0c;當 =0,＝ 1時，觸發器狀態臵

,0”。因此，稱 為臵 0(或復位)輸入端。

Q Q

R S

Q

RS

R S

Q

Q Q

R S

S

R S R

Q Q

R S

③ 不允許在 端同時有效加信號。

基本觸發器不允許在 端同時加信號，即在輸入端不允許 =0、

＝ 0的情況。此時兩個與非門 G1和 G2的輸入都有 0，輸出 Q和 都變

為 1，作為存儲單元來說，這既不是 0狀態，又不是 1狀態，沒有意義。

而且當信號撤銷時，即 =1,＝ 1時，觸發器轉換到什么狀態不能確

定，因此不允許 同時為低電平。

3,真值表, 波形圖

由上面的分析可知由與非門構成的基本 RS觸發器的邏輯功能, 用真值

表形式來描述, 如表 4.1所示 。

表 4.1 由與非門構成的基本 RS觸發器的真值表

S, R R

S Q

S, R

R S

R S Q Q

原來

狀態

輸入 輸出 功能

說明

0 1 1 0 1 保持

1 1 1 1 0

0 1 0 1 0 置 1

1 1 0 1 0

0 0 1 0 1 置 0

1 0 1 0 1

0 0 0 1 1 不允許

1 0 0 1 1

下面我們通過一個例子不進一步熟習基本 RS觸發器的邏輯功能：

4,由或非門構成的基本 RS觸發器

如圖 4.3所示, 是由兩個或非門交叉耦合構成的基本 RS觸發器 。

這種觸發器的邏輯功能同與非門構成基本 RS觸發器相似，不同的是輸

入端信號為高電平時有效。在 R和 S全為 0時，觸發器保持原來的狀態不

變；在 R和 S有一端為 1，另一端 0時，觸發器狀態可以翻轉，臵 0或臵 1；

如果 R和 S同時為 1時,Q和 都為 0，這也是不允許的。所以，可得到由

或非門構成基本 RS觸發器的真值表如表 4.2所示。

Q

Q Q

原來

狀態

輸入 輸出 功能

說明R S

0 0 0 0 1 保持

1 0 0 1 0

0 0 1 1 0 置 1

1 0 1 1 0

0 1 0 0 1 置 0

1 1 0 0 1

0 1 1 0 0 不允

許1 1 1 1 1(a)邏輯圖 (b) 邏輯符號

圖 4.3

表 4.2

例

4.2 鐘控 觸發器 ( 第 3,4學時 )

為了克服基本 RS觸發器直接控制的缺點, 可以增加兩個控制門和一

個時鐘脈沖控制信號, 讓輸入信號經過控制門傳送 。 這樣, 就構成了

鐘控觸發器, 其輸出狀態的變化就由時鐘脈沖和輸入信號來共同決定 。

通常由時鐘脈沖來控制觸發器的翻轉時刻, 而由輸入信號來確定觸發

器的狀態 。

鐘控觸發器按邏輯功能來分類, 可分為 RS,D,JK等類型觸發器, 下

面來分別討論 。

4.2.1 鐘控 RS觸發器

圖 4.4 鐘控 RS觸發器的邏輯圖

如圖 4.4所示, 是在

基本 RS觸發器 G1和 G2

基礎上, 增加兩個時

鐘控制門 G3和 G4構成

的鐘控 RS觸發器的邏

輯圖, CP是鐘控脈沖

輸入端, R,S是輸入

信號端 。

在 CP＝ 0時, 鐘控控制門 G3,G4都因輸入有 0輸出為 1,使基本 RS觸發器

的輸入信號 R＝ S＝ 1,則觸發器保持原來的狀態不變 。

在 CP＝ 1時, 鐘控控制門 G3和 G4都開放, 輸入信號 R,S通過 G3,G4門,

并且取, 反, 后分別加到基本觸發器 G1,G2的輸入端 上, 使輸出狀

態跟隨輸入信號 R,S的變化而改變 。

由此可得到鐘控 RS觸發器的真值表, 如表 4-3所示 。 在正常工作時, 鐘

控 RS觸發器輸入信號也應遵守 RS＝ 0的約束條件 。

表 4-3 鐘控 RS觸發器的真值表

S, R

Q

原 來

狀 態

鐘控

CP

輸 入

R S

功 能

說 明

0

1

0

0

× ×

× ×

0 1

1 0 保 持

0

1

1

1

0 0

0 0

0 1

1 0 保 持

0

1

1

1

0 1

0 1

1 0

1 0 置 1

0

1

1

1

1 0

1 0

0 1

0 1 置 0

0

1

1

1

1 1

1 1

1 1

1 1 不允許

Q

Q

出輸

注：表中的符號, ×, 表示可以任意取值，即可以為 0也可以為 1。

1 特性表：

在表 4.3中, 如果把鐘控脈沖作用之前觸發器的原來狀態, 稱為現態,

用 Qn表示, 把鐘控脈沖作用之后觸發器建立的狀態, 稱為次態, 用

Qn+1表示, 那么, 可將真值表轉換為另一種形式, 稱為觸發器的特性表,

如表 4.4所示 。 通常, 特性表只用來反映 CP＝ 1時, 在輸入信號作用下

Qn+1和 Qn之間的邏輯轉換關系, 所以, 表 4－ 3真值表所示的前兩行在

特性表中可以省略； CP的狀態取值也可以省略不寫 。

表 4.4 鐘控 RS觸發器的特性表

Qn R S Qn+1 功能

0

1

0 0

0 0

0

1 保 持

0

1

0 1

0 1

1

1 置 1

0

1

1 0

1 0

0

0 置 0

0

1

1 1

1 1

×

× 不允許

2 狀態圖：

觸發器只有兩個狀態 0和 1,故狀態圖中用兩個圓圈, 并填入 0,1數

值, 分別表示 0狀態和 1狀態；用帶箭頭的弧線 ( 或直線 ) 表示狀態的

轉換情況, 線上標明了輸入信號 R和 S的取值, 表示由現態轉入次態的

輸入轉換條件 。 特性表最后兩行的輸入情況是不允許出現的, 所以狀

態圖也不表示 。 由上述作狀態圖的規則可得鐘控 RS觸發器的狀態圖如

圖 4.5所示 。

圖 4.5 鐘控 RS觸發器的狀態 圖 4.6 鐘控 RS觸發器的次態卡諾圖

3 特性方程：

如果將表 4.4轉換為次態卡諾圖, 如圖 4.6所示 。 經化簡后, 可得到

鐘控 RS觸發器的特性方程式如下：

??

?

?

?

?

???

)RS

QRSQ nn

約束條件(0

1

通過上面的分析我們知道, 要描述觸發器邏輯功能有特性表, 狀態

圖和特性方程等三種方法 。 它們的本質是一樣的, 都是表示觸發器的

狀態變化, 只要理解和掌握其中一種表示形式, 就可以推導出其它形

式 。

4 鐘控 RS觸發器的特點

優點：選通控制 。 時鐘脈沖到來即 CP=1時, 觸發器接收輸入信號,

CP=0時觸發器被禁止 。

缺點,CP=1期間, 輸入信號仍然直接控制著觸發器輸出端的狀態；

R,S之間仍然有約束 。

下面我們通過一個例子來進一步熟習鐘控 RS觸發器的邏輯功能：

4.2.2 D觸發器

通過對 RS觸發器的分析可知 RS觸發器的 R,S之間有約束的問題, 為

了解決這一問題, 可將鐘控 RS觸發器的 R端經過一個非門與 S端相接,

形成了只有一個輸入端 D的觸發器, 如圖 4.8所示 。 它是由鐘控 RS觸發

器演變而來的, 通過對邏輯圖的分析很容易知道, 無論 D取 0或 1,都

可以滿足 RS＝ 0的約束條件, 從而避免了鐘控 RS觸發器中狀態不定問

題的出現 。

D觸發器的特性表和狀態圖如表 4.5和圖 4.9所示：

Qn D Qn-1 功能

0

1

0

0

0

0 置 0

0

1

1

1

1

1 置 1

表 4.5 D觸發器的特性表 圖 4.9 D觸發器的狀態圖

由 4.5不難得出 D觸發器的特性方程為 Qn＋ 1＝ D

下面我們再通過一個例子來熟習 D觸發器的特性：

4.2.3 JK觸發器

在鐘控 RS觸發器的基礎上, 增加兩條反饋線, 將觸發器的輸出端 Q

和 交叉反饋到鐘控控制門的輸入端所構成的,如圖 4.11所示是鐘控 JK

觸發的邏輯圖 。 它是利用觸發器兩個輸出狀態 Q和 互補的邏輯關系形

成反饋, 既能使觸發器保持有兩個輸入端起作用, 又能有效地解決在

CP＝ 1時兩個輸入同時為 1可能導致觸發器狀態不確定的問題 。 在這里

我們把兩個輸入端分別叫做 J和 K,故稱為 JK觸發器 。

Q

Q

圖 4.11 JK觸發器的邏輯圖

& &

& &

J CP K

Q

Q

Q

由于 JK觸發器是由鐘控 RS觸發器改進而成的, 若將 J和 S對應, K和 R對應

,則 JK觸發器分別和 RS觸發器的臵 0,臵 1和保持這三種邏輯功能是相同

的, 前面已作了詳細的分析, 這里不再細述 。 在這里我們只重點分析當

輸入端為 11時, JK觸發器的狀態變化 。 當輸入端為 11時, 鐘控 RS觸發

器是不允許的, 而 JK觸發器是允許的 。 如果 JK觸發器原來處于 0狀態 (

即 Qn＝ 0,＝ 1), 當 JK＝ 11時, 由于 Qn ＝ 0的反饋輸入, 使 G4輸入全為

1,輸出為 0,則觸發器狀態臵 1；如果觸發器原來處于 1狀態, 同樣由于

Qn ＝ 1和 ＝ 0的交叉反饋輸入, 則觸發器狀態臵 0。 由分析我們可得到

如下結論：輸入 JK為 11時, 在 CP的作用下, 觸發器的次態總是和現態相

,反,, 即, 這種情況稱為計數翻轉功能 。 下面我們來分析下

JK觸發器的特性表和狀態圖 。

表 4.6 JK觸發器的特性表 圖 4.12 JK觸發器的狀態圖

nQ

nQ

nn QQ ??1

Qn J K Qn+1 功能

0

1

0 0

0 0

0

1 保 持

0

1

0 1

0 1

1

1 置 1

0

1

1 0

1 0

0

0 置 0

0

1

1 1

1 1

1

0 翻轉

由表 4.6所示的特性表可以畫出 JK觸發器的次態卡諾圖, 如圖 4.13所示

。

圖 4.13 JK觸發器的次態卡諾圖

經次態卡諾圖化簡，可得出 JK觸發器特性方程為：

nnn QKQJQ ??? 1

我們下面我們通過一個例子來熟習 JK觸發器的特性：

從觸發器的波形圖可以看出，任何時刻的輸入波形，都可以找到

對應的輸出波形。因此，波形圖也能反映觸發器的邏輯功能；而且比

較形象直觀，但作圖比較復雜。

目前生產的鐘控觸發器定型產品中只有 JK觸發器和 D觸發器兩種, 其

他功能的觸發器可以通過 JK觸發器或 D觸發器的輸入端接上相應的轉換

電路來得到 。

例如, 將 JK觸發器的兩個輸入端 J和 K聯接在一起作為一個輸入端,

用 T表示, 所構成的解發器稱為 T觸發器 。 由 J＝ K=T代入 JK觸發器的特

性方程, 可得到 T觸發器的特性方程為：

nnn QTQTQ ??? 1

4.3 集成觸發器 ( 第 5,6學時 )

現代半導體制作工藝已經可以把一個或許多個觸發器集成在一塊芯

片, 構成集成觸發器 。

集成觸發器多數是具有鐘控控制的鐘控觸發器 。 鐘控脈沖通常是周

期性矩形波 。 矩形波由 0變成 1時, 稱為正邊沿 ( 或上升沿 ) ；矩形波

由 1變成 0時, 稱為負邊沿 ( 或下降沿 ) 矩形波在, 1” ( 或, 0” ) 期

間, 稱為高電平 ( 或低電平 ) 。

若按觸發器鐘控脈沖的觸發方式分類, 可分為電平觸發器, 主從觸發

器和邊沿觸發器等類型 。

在實際應用中常用的觸發器主要是主從觸發器和邊沿觸發器, 下

面分別討論幾種集成觸發器的觸發方式及其特點 。 重點是主從觸發器

和邊沿觸發器 。

4.3.1 電平觸發器

在鐘控脈沖為高電平 ( 或低電平 ) 時, 觸發器工作, 這類觸發器稱

為電平觸發器 。 電平觸發器與上述的鐘控觸發器具有相類似的電路結

構 。 在鐘控脈沖為高電平 ( 或低電平 ) 期間, 電平觸發器均接收輸入

信號, 輸入信號改變, 觸發器的狀態就要發生相應的改變 。 在時序電

路中, 各觸發器的輸入一般是直接或間接至前級觸發器的輸出或

本身的輸出上的, 這樣一來, 在鐘控脈沖的作用下, 觸發器的輸入信

號必須發生改變, 這就可能引起觸發器狀態多次轉變 。

由于上述原因, 電平觸發器存在, 空翻, 。 所謂, 空翻, 就是在一

個鐘控脈沖的有效期間, 觸發器的狀態發生了兩次或兩次以上的翻轉 。

下面我們通過一個例子來具體分析一下觸發器, 空翻, 現象：

凡是采用電平觸發方式的鐘控觸發器, 都可能存在著空翻現象 。, 空

翻, 會造成觸發器狀態的不確定和系統工作混亂, 這是不允許的 。 為避

免空翻應盡量縮短 CP＝ 1的寬度, 但在實際中是很難達到的, 因此, 克

服, 空翻, 的根本途徑是改變觸發器的觸發方式 。

4.3.2 主從觸發器

主從觸發器是由具有, 主從結構, 關系的主觸發器構成的 。 它采用

了主從觸發方式 ( 又稱為雙拍觸發方式 ), 即在同一個 CP的作用下,

分兩個階段來實現主, 從觸發器的觸發 。

現在以主從 JK觸發器為例來分析：

1.電路結構

主從 JK觸發器由主觸

發器, 從觸發器和非門組

成, 如圖 4.16所示 。 圖中

G1～ G4組成鐘控 RS觸發器

,稱為從觸發器； G5～ G8

組成鐘控 JK觸發器, 稱為

主觸發器 。

圖 4.16 主從 JK觸發器

鐘控 CP直接作用在主觸發器的鐘控控制門 G7和 G8上, 屬于電平觸發

方式 。 同時 CP經非門 G9取反后, 作用在從觸發器的鐘控控制門 G3和 G4

上 。 從觸發器狀態的翻轉是在 CP由, 1” 向, 0” 變化時才發生 。 可見

,每一個 CP脈沖對于主從觸發器來說, 是分為兩個階段進行觸發 。

2.工作原理

在 CP＝ 1期間, 主觸發器接收 JK輸入信號, 并根據 JK取值情總決定

主觸發器的狀態 Q主 ；而從觸發器被封鎖, 觸發器維持原狀態不變 。

當 CP由, 1” 向, 0” 變化(即負邊沿)時，從觸發器就跟隨 Q和

變化。此時，因 CP＝ 0,主觸發器的 G7和 G8被封鎖，即使輸入信號 JK發

生變化。主觸發器也不接收，使 Q主 狀態維持不變，由此也就克服了,

空翻, 現象。

3.主從 JK觸發器的一次變化問題

在主從 JK觸發器中, 有兩條從 輸出 Q和 端反饋到輸入的聯線, 因 Q

和 互補, 反饋到輸入后, 必須封鎖 J,K中的一個輸入端 。 由于主從

J,K觸發器仍然是在 CP＝ 1期間上輸入信號, 若 J,K中有一端引入干

擾信號, 則可能使主觸發器所接收, 但干擾信號消失后, 觸發器卻不

能恢復干擾前的狀態 。 這稱之為主 JK觸發器的一次變化問題 。

下面我們通過一個例子來加深對主從 JK觸發器的一次變化問題的理解

。

Q

Q

Q

由于主從 JK觸發器存在著一次變化問題，在 CP＝ 1期間，必須確保 J,K的

輸入狀態保持不變。因此，使主從 JK觸發器的使用范圍受到了一定限制。

4.3.3 邊沿觸發器

依據鐘控脈沖觸邊沿的不同, 可分為正邊沿觸發器和負邊沿觸

發器, 下面通過三種典型的邊沿觸發器來進行討論 。

1.維持阻塞正邊沿 D觸發器

( 1) 電路結構 如 4.18所示是維持阻塞正邊沿 D觸發器 。 電路由

六個與非門構成, 其中 G1,G2組成基本 RS觸發器, G3～ G6組成控制

門 。 CP端帶有小三角符號, 表示正邊沿觸發 。

圖 4.18 維持阻塞正邊沿 D觸發器

D

Q

& &

& &

& &

G1

G3

G5

G2

G4

G6

Q

1D C1

D CP

( 2) 工作原理

在 CP＝ 0期間, G3,G4被封鎖, 輸出都為 1,使基本觸發器 G1,G2保

持原狀態不變 。 這時, G5,G6跟隨輸入值 D變化, G5＝, G6＝ D。

當 CP正邊沿到來時, G3,G4開放 。 接收 G5和 G6的輸出信號, G4＝,

G3=D。 若 D＝ 0,G3＝ 0,一方面使觸發器狀態臵, 0” ；另一方面又經

過 ③ 線反饋至 G5的輸入端, 封鎖 G5( 克服了空翻 ), 使觸發器輸出狀

態維持 0不變 。 在 CP＝ 1期間 。, G5輸出的, 1” 還通過線 ④ 反饋至 G6的

輸入端, 使 G6輸出為 0,從而可靠地保證 G4輸出為, 1”, 阻止觸發器

狀態可能向, 1” 翻轉 。

若 D＝ 1,當 CP為正邊沿到達時, D＝ 1送入基本觸發器, 輸出 1狀態 。

同時, 通過線 ① 來輸出 Q＝ 1； 通過線 ② 保證 G3＝ 1,觸發器在 CP＝ 1期

間不會翻轉為 0狀態 。

通過上來分析, 我們可以得到如下結論,

維持阻塞 D觸發器在 CP上升沿到達時, 接收 D輸入信號, CP上升沿過

后, D信號不起作用, 即使 D發生改變, 觸發器狀態也不變, 而保持上

升沿到達時的 D信號狀態, 因此, 維持阻塞 D 觸發器是正邊沿觸發器 。

下面我們通過一個例子來進一步加深對維持阻塞 D 觸發器特性的理

解,

D

D

2.具有傳輸時間差負邊沿 JK觸發器

( 1) 電路結構,

具有傳輸時間差負邊沿 JK觸發器 。 它的電路結構和主從觸發器相似,

由 G1～ G3和 G4～ G6組成從觸發器, 兩個與非門 G7和 G8組成主接收門 。 如

圖 4.20所示 。

a) 邏輯圖 b)邏輯符號

圖 4.20 具有傳輸時間差負邊沿 JK觸發器

Q

?

& &

& &

J K

CP

CP

1J 1K

( 2) 工作原理,

這種觸發器主接收門傳輸延遲時間大于從觸發器的翻轉時間 。 設 JK

＝ 10,Q＝ 0,在鐘控脈沖 CP作用后, 觸發器狀態應由 0翻轉為 1。 下面

按 CP在一個周期內觸發器的狀態變化情況, 分別討論 。

① CP＝ 0期間, 觸發器狀態不變 。 因為 CP為低電平時, 一方面封鎖主

接收門 G7,G8,使其輸出都為 1,即 J,K端輸入信號變化對觸發器的狀

態無影響；另一方面從觸發器的 G6和 G2輸出都為 0,則觸發器維持原來

狀態不變 ( 即＝ 0) 。

② CP＝ 1時, 觸發器態不變 。 當 CP由 0變 1的瞬間, CP一方面直接作用

于從觸發器的 G6和 G2,使 G6輸出由 0變為 1,G2輸出仍為 0不變, 即仍為 0

不變；另一方面 CP也作用于 G7和 G8,由于 G7和 G8傳輸延遲時間較長, 在

CP為 1的瞬間, G7( 或 G8 ) 的狀態尚不能改變, 所以觸發器保持原來狀

態不變 ( 即＝ 0) 。

在 CP＝ 1期間, 起初因 Q＝ 0,封鎖了 G8,阻止, K”變化對觸發器的影響,

使 G1的輸出仍然為 1；而 ＝ 1反饋給 G5,G6和 G7,使 G6輸出仍為 1,讓觸

發器仍然保持 0狀態 。 當經過一個與非門的傳輸時間后, 主接收門的 G7

輸出變為 0,使 G5輸出也變為 0。 但由于 G6輸出仍然為 1,G5輸出發生的

變化并不會影響 G4的輸出, 則觸發器繼續保持原來狀態不變 ( 即 Q＝

0) 。 此時, G5輸出變為 0僅為 CP負邊沿到來時改變 Q的狀態準備條件 。

③ CP為負邊沿時, 觸發器狀態可變 。 當 CP由 1變 0時, G6的輸出也由 1

變為 0,于是觸發器輸出狀態 Q便由 G5的輸出決定 。 此時 G5,G6都輸出 0,

所以或非門 G4的 Q由 0翻轉為 1；而 Q為 1又反饋出給 G3( 和 G2,G8),

Q

EW

D

使 G3輸出為 1,則或非門 G1的輸出由 1翻轉為 0。 當然, CP由 1變 0也會作

用于 G7( 或 G8), 欲使 G7輸出由 0變為 1來改變 G5輸出 。 但 G7( 或 G8) 需要

一個與非門延遲時間后才能改變, 故在 CP為負邊沿瞬間, G5輸出尚不能

改變 ( 即仍為 0狀態 ), 保證了觸發器狀態值是由 CP負邊沿到達之前的 J

信號所確定 ( 即 Q＝ 1), 在經過一個與非門延遲時間后, G5雖變為 1，

但 CP已經變成, 0” 了, 觸發器狀態的翻轉過程早已完成 。 所以, 這時

G5輸出的, 1” 對觸發器狀態已無影響 。

關于 JK輸入信號的其余三種情況, 可以按上述相同的方法分析, 這里

不再重復 。

可見，具有傳輸時間差負邊沿 JK觸發器，其狀態的翻轉僅取決于 CP

負邊沿到達前一時刻的 JK值。故可克服空翻缺點，而且抗干擾能力強。

下面我們仍通過一個例子來使大家進一步理解具有傳輸時間差負邊

沿 JK觸發器的特性,

3.CMOS主從結構正邊沿 JK觸發器

前面僅介紹了 TTL集成觸發器, 鑒于 CMOS電路具有微功耗, 高輸入阻

抗, 抗干擾能力強及價格低廉等獨特優點, 所以, 具有記憶和存儲功

能的各種 CMOS觸發器也越來越普通地被應用 。 CMOS觸發器普遍采用主

從結構, 下面以 CC4027雙 JK觸發器為例來討論 。

( 1) 電路結構

如圖 4.22所示是 CC4027正邊沿 JK 觸發器的邏輯原理圖 。 其中主, 從觸

發器結構相同, 各由兩個非門和兩個傳輸門組成 。 主, 從觸發器直接

構成 CMOS正邊沿 D觸發器 。 而正邊沿 JK觸發器是在 CMOS正邊沿 D觸發器

的基礎上增加了輸入轉換電路構成的 。

圖 4.22 CC4027正邊沿 JK 觸發器的邏輯原理圖

( 2)工作原理

先以正邊沿 D觸發器為核心分析其邏輯功能 。

① CP＝ 0時, 觸發器狀態不變 。 因為 CP＝ 0時, ＝ 1,傳輸門 TG1導通,

TG2關斷, 主觸發器開放, 接收輸入端 D的數據, D信號經兩次反相后到

達 Q主 端, 則 Q主 ＝ D。 這時, Q主 跟隨 D 端的狀態變化 。 同時, 傳輸門 TG3

也關斷, 從觸發器被封鎖使從觸發器之間隔斷聯系；而傳輸門 TG4導通,

G3和 G4通過 TG4的反饋連接而形成自鎖, 所以, 觸發器輸出狀態保持不

變 。

② CP為正邊沿時, 觸發器狀態可變 。 當 CP由 0變 1,由 1變 0時, 傳輸

門 TG2導通, 使兩個非門 G1,G2通過 TG2導通, 使兩個非門 G1,G2 通過

TG2建立起自鎖, 主觸發器保持了 CP正邊沿到在前瞬間的 D的輸入值

( 即 Q主 ＝ D) ； 而傳輸門 TG1關斷, 使輸入信號 D的變化不再影響主觸發

器的狀態 。 同時, 從觸發器的傳輸門 TG3的導通, 使從觸發器開放, 將

主觸發器鎖定的狀態和 通過 TG3和 G3( 反相 ) 送到輸出端, 則

。

在 CP＝ 1期間, 主觸發器被封鎖, 故不會產生一次變化問題和空翻 。

這種觸發器在形式上是主從結構, 但輸出狀態的轉換只在 CP的正邊沿

時發生, 而且觸發器所保持下來的狀態僅取決于 CP正邊沿到達時的輸

入值, 故觸發方式屬于正邊沿觸發 。

CP

CP

主Q

DQQ n ??? 主1

CC4027正邊沿 JK觸發器只是在上述 D觸發器的基礎上增加轉換電器而成,

其轉換邏輯為, 故有, 符合

JK觸發器的邏輯功能 。

4.3.4 觸發器的異步輸入端

集成鐘控觸發器除了鐘控脈沖控制端, 輸入信號端和輸出端之外,

絕大多數的觸發器還有兩個異步輸入端 。 其中, 用于直接臵 0狀態的異

步輸入端, 稱為異步臵 0( 或復位 ) 端, 可用 RD( 或 ) 表示；用于直

接臵 1狀態的異步輸入端, 稱為異步臵 1( 或臵位 ) 端, 可用 SD

( 或 ) 表示 。

下面以主從 JK觸發器為例進行討論 。

1 電路結構 如圖 4.23所示是具有異步輸入端的主從 JK觸發器的邏輯

符號 。 它是以主從 JK觸發器為主干電路, 再加上直接臵 0端 和直接

臵 1端 構成的 。 圖中 RD和 SD用用小圓圈或字母上加, 非, 符號, 表示

低電平有效 。

QKQJD ?? nnn QKQJDQ ???? 1

DS

DR

DS

圖 4.23 具有異步輸入端的主從 JK觸發器

a)邏輯圖 b)邏輯符號

圖 4.23 具有異步輸入端的主從 JK觸發器

2.特性表

其特性表如表 4.7所示 。 當 = =1時, 觸發器按 JK功能正常工

作, 在 CP和 J,K信號的共同作用下, 主從 JK觸發器能完成臵 0,臵 1、

保持和臵, 反, 功能 。 當 ＝ 0,＝ 1,無論 CP和 J,K何值, 無論

CP和 J,K為何值, 主, 從觸發器由 ＝ 0直接強迫臵 1,即 Q＝ Q主 ＝ 1；

當 ＝ 1,＝ 0時, 主, 從觸發器由 ＝ 0直接強迫臵 0,即 Q＝ Q主 ＝

0；可見 和 作用是使觸發器在任何時刻都被強迫臵 1或臵 0,而

與當時的 CP及 JK輸入信號都無關, 故稱為異步輸入端 。

和 相當于基本 RS觸發器的輸入的作用, 所以也要求遵守 RDSD

＝ 0的約束條件, 避免觸發器狀態出現混亂 。

表 4.7 具有異步輸入端的主從 JK觸發器特性表

DR

DR

DS

DS DR

DS

DS

DS

DS DR

DR

DR

DSRJK1?nQ

J K Qn+1 功 能

0 1 × × 1 置位

1 0 × × 0 復位

0 0 × × × 不允許

1 1 0 0 0 保持

1 1 0 1 1 置 0

1 1 1 0 1 置 1

1 1 1 1 0 翻轉

DRDS

最后 我們通過一個例子來使大家進一步了解具有異步輸入端的主

從 JK觸發器的特性,

由上述中可以看出，鐘控觸發器可以通過兩種途徑來改變狀態：

一種是通過異步輸入端 和 (或 SD和 RD) 直接改變狀態，這種方

法常用于預先設臵觸發器的初始狀態；另一種是在 和 都為 1(

或 RD和 SD都為 0)的前提下，通過鐘控脈沖 CP和輸入信號來改變狀態

，這種方法主要用于實現邏輯功能。

DS DR

DS DR

本章小結

1,觸發器有兩個基本性質，一是有兩個穩態，二是可觸

發翻轉。正是這兩個基本性質，使觸發器可以保持一

位二進制數據，因此，又把觸發器叫做記憶單元。

2,表 4.9中的邏輯符號只畫出正邊沿觸邊器的一種常用符

號, 其他邏輯符號可在書中找到 。

3,任何一種鐘控觸發器的輸出狀態都是由鐘控和輸入信

號共同決定的 。 特別需要指出, 觸發器的電路結構形

式和邏輯功能是兩個不同的概念, 兩者沒有固定的對

應關系 。 同一種邏輯功能的觸發器可以用不同的電路

結構來實現；同樣, 用同一種電路結構的觸發器可以

做成不同的邏輯功能 。

課后作業

T4.1,在由與非門構成的基本觸發器中, R與 S端的輸入電壓波形如圖

所示, 試畫出輸出端和的波形, 設觸發器初始狀態為 0。

T4.2,由或非門構成的基本觸發器中,R和 S端的輸入電壓波形如圖所

示，試畫出輸出端和的波形，設觸發器初始狀態為 0。

T4.5,什么是觸發器的空翻現象？造成空間的原因是什么？空翻和不

定狀態有什么區別？如何有效解決空翻問題？

T4.6,什么是觸發器的, 一次變化, 問題？造成, 一次變化, 的原因

是什么？

T4.10,在維持阻塞正邊沿 D觸發器中，已知 CP和 D的電壓波形如圖所

示，試畫出和的端的波形。設觸發器初始狀態為 0。

T4.11,如圖所示是主從 JK觸發器輸入的 CP和 J,K電壓波形, 試畫出

主觸發器 Q主 端和從觸發器 Q端的工作波形 。 設觸發器初始狀態 Qn為 0

T4.14、在主從 JK觸發器接成 T觸發器電路中，已知 CP和 T輸入端的電

壓波形，如圖所示，試畫出 Q和 端的波形。設觸發器初始狀態 Qn為

0。

作業圖 ]

總結

以上是生活随笔為你收集整理的html5触边反弹,第四章课件.PPT_数字电子技术基础（ppt课件）_ppt_大学课件预览_高等教育资讯网...的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。