日韩性视频-久久久蜜桃-www中文字幕-在线中文字幕av-亚洲欧美一区二区三区四区-撸久久-香蕉视频一区-久久无码精品丰满人妻-国产高潮av-激情福利社-日韩av网址大全-国产精品久久999-日本五十路在线-性欧美在线-久久99精品波多结衣一区-男女午夜免费视频-黑人极品ⅴideos精品欧美棵-人人妻人人澡人人爽精品欧美一区-日韩一区在线看-欧美a级在线免费观看

歡迎訪問 生活随笔!

生活随笔

當前位置: 首頁 > 编程资源 > 综合教程 >内容正文

综合教程

算术右移verilog实现

發布時間:2023/12/13 综合教程 29 生活家
生活随笔 收集整理的這篇文章主要介紹了 算术右移verilog实现 小編覺得挺不錯的,現在分享給大家,幫大家做個參考.

32位算術右移操作的描述是將寄存器的32位數據右移,左側移位后空出的bit位用bit[31]填充。

《自己動手寫CPU》一書中,對于openMIPS算術右移指令SRA的verilog實現如下:

shiftres[31:0] = ( {32{reg2_i[31]}} << ( 6'd32 - {1'b0, reg1_i[4:0]} ) ) | ( reg2_i >> reg1_i[4:0] ) ;

其中reg2_i[31:0]是需要進行移位操作的32位寄存器,reg1_i[4:0]保存了右移操作的位數。

這里面用到了減法運算符,不知道綜合器是不是可以智能地用普通LUT單元就實現,而不必占用加法器。

為了避免考驗綜合器的能力,可以將算法修改如下:

shiftres[31:0] = ( { {31{reg2_i}}, 1'b0 } << (~reg1_i[4:0]) ) | ( reg2_i >> reg1_i[4:0] ) ;

使用取反的方式避免加減等運算符,算是討了個巧,這個算法用modelsim驗證過沒有什么問題。

有空再做個綜合后的資源占比,看看廠商的綜合器夠不夠智能。

總結

以上是生活随笔為你收集整理的算术右移verilog实现的全部內容,希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯,歡迎將生活随笔推薦給好友。