?

?

FFG900

引腳分類

引腳個(gè)數(shù)

備注

PS IO

128

ARM處理系統(tǒng)的專用引腳

Select IO

362

普通的FPGA引腳

Configuration Pins In Bank 0

17

Jtag類的一些引腳

GTX Pins

16X4（16個(gè)通道，每通道兩對差分引腳）

高速串行收發(fā)引腳

XADC Pins

32

模數(shù)轉(zhuǎn)換引腳

Pin Name

Type

Direction

Description

DONE_0

Dedicated

Bidirectional

高有效，高代表配置完成

INIT_B_0

Dedicated

Bidirectional

低有效，表示配置存儲(chǔ)器正在初始化

PROGRAM_B_0

Dedicated

Input

低有效，表示異步復(fù)位配置邏輯

TCK_0

Dedicated

Input

Jtag時(shí)鐘信號(hào)

TDI_0

Dedicated

Input

Jtag數(shù)據(jù)輸入

TDO_0

Dedicated

Output

Jtag數(shù)據(jù)輸出

TMS_0

Dedicated

Input

Jtag模式選擇

CFGBVS_0

Dedicated

Input

為bank0的配置引腳預(yù)選擇電平標(biāo)準(zhǔn)，1表示bank0的供電電壓為2.5或3.3；0表示bank0的供電電壓為1.8

PUDC_B

Multi-function

Input

上拉電阻配置引腳，配置Select IO在配置階段或上電后的其上拉電阻是否使能。當(dāng)接GND，表示不使能；接VCCO_34表示使能。

Pin Name

Type

Direction

Description

GND

Dedicated

N/A

地

VCCPINT

Dedicated

N/A

1.0V，PS的供電電壓

VCCUPAUX

Dedicated

N/A

1.8V，PS的輔助電源

VCCO_MIO0

Dedicated

N/A

1.8—3.3，bank500中MIO的供電電壓

VCCO_MIO0

Dedicated

N/A

1.8—3.3，bank501中MIO的供電電壓

VCCO_DDR

Dedicated

N/A

1.2V–1.8V,DDR的供電電壓

VCC_PLL

Dedicated

N/A

1.8V，PS的PLL供電電壓，在它附近必須放置0.47uf—4.7uf的電容

VCCAUX

Dedicated

N/A

1.8V，輔助電路供電電壓

VCCAUX_IO_G#

Dedicated

N/A

1.8或2.0V，輔助IO電路的供電電壓

VCCINT

Dedicated

N/A

內(nèi)核邏輯的供電電壓

VCCO_#

Dedicated

N/A

每個(gè)bank的輸出驅(qū)動(dòng)電壓

VCCBRAM

Dedicated

N/A

1.0V，PL部分BLOCK RAM的供電電壓

VCCBATT_0

Dedicated

N/A

關(guān)鍵存儲(chǔ)器備用電源，若不使用，則接地

VREF

Multi-function

?

門限電壓

RSVDVCC[3:1]

Dedicated

N/A

保留引腳，必須接到VCCO_0

RSVDGND

Dedicated

N/A

保留引腳，必須接地

Pin Name

Type

Direction

Description

PS_POR_B

Dedicated

input

上電復(fù)位引腳，必須保持低電平直到PS供電和CLK正常，當(dāng)它為高后，PS開始自舉（Boot）

PS_CLK

Dedicated

Input

系統(tǒng)時(shí)鐘，必須在區(qū)間[30M,60M]

PS_SRST_B

Dedicated

Input

系統(tǒng)復(fù)位，0時(shí)強(qiáng)制PS進(jìn)入復(fù)位狀態(tài)

PS_MIO_VREF

Dedicated

電壓參考值

提供給RGMII的接收參考電壓，其值等于1/2VCCO_MIO1

PS_MIO[53:0]

Multi-function

Input/Output

PS的多功能引腳，可被配置成SPI ，

Quad-SPI flash, NAND, USB, Ethernet, SDIO, UART, SPI, GPIO 接口

PS DDR Pins

PS_DDR_CKP

Dedicated

Output

DDR差分時(shí)鐘+

PS_DDR_CKN

Dedicated

Output

DDR差分時(shí)鐘-

PS_DDR_CKE

Dedicated

Output

DDR時(shí)鐘允許

PS_DDR_CS_B

Dedicated

Output

DDR片選

PS_DDR_RAS_B

Dedicated

Output

DDR行有效信號(hào)

PS_DDR_CAS_B

Dedicated

Output

DDR列有效信號(hào)

PS_DDR_WE_B

Dedicated

Output

DDR寫使能

PS_DDR_BA[2:0]

Dedicated

Output

DDR塊地址

PS_DDR_A[14:0]

Dedicated

Output

DDR行或列地址

PS_DDR_ODT

Dedicated

Output

DDR終端控制引腳

PS_DDR_DRST_B

Dedicated

Output

DDR復(fù)位引腳

PS_DDR_DQ[31:0]

Dedicated

Input/Output

DDR數(shù)據(jù)線

PS_DDR_DM[3:0]

Dedicated

Output

DDR數(shù)據(jù)屏蔽信號(hào)

PS_DDR_DQS_P[3:0]

Dedicated

Input/Output

DDR數(shù)據(jù)選通信號(hào)+

PS_DDR_DQS_N[3:0]

Dedicated

Input/Output

DDR數(shù)據(jù)選通信號(hào)-

PS_DDR_VRP

Dedicated

Output

DCI參考電壓+，用來校準(zhǔn)DDR的IO驅(qū)動(dòng)強(qiáng)度，連接電阻后接地

PS_DDR_VRN

Dedicated

Output

DCI參考電壓-，用來校準(zhǔn)DDR的IO驅(qū)動(dòng)強(qiáng)度，連接電阻后接VCCO_DDR

PS_DDR_VREF[1:0]

Dedicated

Voltage

Reference

DDR接口的參考電壓

Pin Name

Type

Direction

Description

VCCADC_0

Dedicated

N/A

XADC模擬電路電源

GNDADC_0

Dedicated

N/A

模擬電路參考地

VP_0

Dedicated

Input

模擬差分輸入正極

VN_0

Dedicated

Input

模擬差分輸入負(fù)極

VREFP_0

Dedicated

N/A

1.2V參考電壓

VREFN_0

Dedicated

N/A

參考地

AD0P through AD15P

AD0N through AD15N

Multi-function

Input

模擬輸入端0--15

Pin Name

Type

Direction

Description

MGTXRXP[0:3] or

MGTPRXP[0:3]

Dedicated

Input

差分接收端正極

MGTXRXN[0:3] or

MGTPRXN[0:3]

Dedicated

Input

差分接收端負(fù)極

MGTXTXP[0:3] or

MGTPTXP[0:3]

Dedicated

Output

差分發(fā)送端正極

MGTXTXN[0:3] or

MGTPTXN[0:3]

Dedicated

Output

差分發(fā)送端負(fù)極

MGTAVCC_G#

Dedicated

Input

1.0V發(fā)送器和接收器的內(nèi)部電路模擬供電電壓

MGTAVTT_G#

Dedicated

Input

1.2V發(fā)送驅(qū)動(dòng)器的模擬供電電壓

MGTVCCAUX_G#

?

?

1.8V ，GTXE2發(fā)送器專用的Quad PLL輔助模擬供電電壓

MGTREFCLK0/1P

?

?

發(fā)送器的正參考時(shí)鐘

MGTREFCLK0/1N

?

?

發(fā)送器的負(fù)參考時(shí)鐘

MGTAVTTRCAL

?

N/A

內(nèi)部電路校準(zhǔn)用的精度參考電阻引腳

MGTRREF

?

Input

內(nèi)部電路校準(zhǔn)用的精度參考電阻引腳

Pin Name

Type

Direction

Description

IO_LXXY_#

IO_XX_#

Dedicated

Input/Output

絕大多數(shù)IO都是差分的，但芯片頂端和低端的IO是單端的；#表示Bank號(hào)，XX表示該引腳在Bank里的序號(hào)，Y表示是P端還是N端

Device

I/Opins

SIO（Select IO）

PS IO

HR

HP

XC7Z045 FFG900

User IO

212

150

128

Differential

102

72

--------

Pin Name

Type

Direction

Description

MRCC

Multi-function

Input

multi-region Clock引腳，具有時(shí)鐘功能的引腳，當(dāng)時(shí)鐘是單端時(shí)，時(shí)鐘信號(hào)必須由MRCC引腳的正端輸入

SRCC

Multi-function

Input

Single-region Clock引腳，具有時(shí)鐘功能的引腳，當(dāng)時(shí)鐘是單端時(shí)，時(shí)鐘信號(hào)必須由SRCC引腳的正端輸入

VRN

Multi-function

N/A

DCI電壓N型晶體管參考電阻引腳，應(yīng)該在每一個(gè)Bank里接上參考電阻后上拉

VRP

Multi-function

N/A

DCI電壓P型晶體管參考電阻引腳，應(yīng)該在每一個(gè)Bank里接上參考電阻后下拉

DXP_0, DXN_0

Dedicated

Input

溫敏二極管引腳，可用于檢測芯片溫度

T0, T1, T2, or T3

Multi-function

Input

存儲(chǔ)器的字節(jié)分組

T0_DQS, T1_DQS,

T2_DQS, or T3_DQS

Multi-function

Input

DDR的DQS使能引腳