日韩性视频-久久久蜜桃-www中文字幕-在线中文字幕av-亚洲欧美一区二区三区四区-撸久久-香蕉视频一区-久久无码精品丰满人妻-国产高潮av-激情福利社-日韩av网址大全-国产精品久久999-日本五十路在线-性欧美在线-久久99精品波多结衣一区-男女午夜免费视频-黑人极品ⅴideos精品欧美棵-人人妻人人澡人人爽精品欧美一区-日韩一区在线看-欧美a级在线免费观看

歡迎訪問 生活随笔!

生活随笔

當前位置: 首頁 > 编程资源 > 综合教程 >内容正文

综合教程

DFT测试-OCC电路介绍

發布時間:2023/12/13 综合教程 37 生活家
生活随笔 收集整理的這篇文章主要介紹了 DFT测试-OCC电路介绍 小編覺得挺不錯的,現在分享給大家,幫大家做個參考.

https://www.jianshu.com/p/f7a2bcaefb2e

  SCAN技術,也就是ATPG技術-- 測試std-logic, 主要實現工具是:

  產生ATPG使用Mentor的 TestKompress和synopsys TetraMAX;

  插入scan chain主要使用synopsys 的DFT compiler。

  通常,我們所說的DCSCAN就是normal scan test 即慢速測試,測試頻率是10M-30M

  AC SCAN也就是at-speed scan即實速測試,測試頻率與芯片真實工作頻率是一樣的。

70年代到1995年這段時間里,由于芯片的工作頻率很低只有20-100M,scan測試只有DC SCAN,我們就能捕捉到所有std-logic的制造缺陷。但是1995年以后,測試科學家和工程師發現通過DC SCAN測試沒有缺陷的芯片在高工作頻率下使用會有問題。其根本原因是隨著制造工藝向深亞微米邁進,芯片的工作頻率也提高到200M-1G,原來的SCAN測試方法和模型不再能捕捉到所有的std-logic的制造缺陷。大家的一致想法就是-“奔跑吧,SCAN” ,把SCAN的頻率增加到與芯片的真實工作頻率一致,同時使用新的Transition atpg model來產生測試pattern.

下面我們介紹DC SCAN與AC SCAN的異同

現在的工業量產的高速芯片都會要求能做DC SCAN測試和AC SCAN測試,所以DFT工程師也要同時插入兩種測試電路,產生兩套測試patterns。

具體實現流程如下

1讀入沒有插入scan的網表

2使用Design compiler插入scan chain和OCC (on chipclocking)模塊,同時插入mux, fix DRC

3使用Testcompress實現EDT壓縮scan chain

4使用Testcompress產生測試DC/ACpattern,同時產生測試驗證的Testbench

5驗證DC/AC patterns的正確性和電路的正確性

6使用SDF,驗證DC/ACpatterns相關電路的時序是否滿足要求

7使用DC/AC patterns(wgl文件)轉換成ATE所需格式,在ATE上調試和使用

所以,OCC電路實現了在shift階段和capture階段對時鐘(PLL/ATE)進行選擇的功能。有兩種方式可以插入OCC電路:

  1.DFT Compiler自動插入。2.手動編寫OCC 的verilog 電路,在dft_insert階段。

ATPG工具使用的Transition faultmodel如下圖

OCC :On Chip Clock

OPCG :On-Product Clock Gating

SCM:scan clock mux

  上面三種是同一東西的不同叫法,就是為了at-speed ATPG測試時在function clock和shift clock之間切換的控制邏輯。不同人設計的電路不一樣,它就是一個2選一的clock mux,設計時注意處理一下cdc的path,不要產生glitch就行了。

  何為全速測試(at speed test):在工藝節點在130nm以下的時候,很多情形下的物理缺陷都是由于延時來引起的。因此在對這種類型的chip做dft的時候,需要建立一個新的故障模型,業內稱之為延時故障模型(time delay model)。解決的方法就是全速測試,所謂的全速測試就是讓芯片工作在自己高倍時鐘頻率上,這個頻率往往是要高過ATE的時鐘的。這樣對掃描模型的建立就提出了新的要求。即至少要保證芯片的latch clock和capture clock為芯片內部的高倍時鐘。synopsys對此種問題的解決方法就是OCC(on chip clocking)。OCC/OPCG的基本原理是在 scan shift 模式下, 選通慢速的ATE 時鐘,load 或 unload 掃描鏈; 在 capture 模式下,對 free-running PLL clock 過濾篩選出 lauch 和 capture clock 進行at-speed 測試

  常用的OCC電路結構如下

  

  在做SCAN的時候,由于ATE時鐘速度和芯片port的傳輸速度的限制,導致ATE無法向片傳輸高速時鐘。但是,芯片內部需要 進行At Speed 測試的時候,用到和system mode一致的時鐘頻率進行測試。此時,需要由芯片內部自己產生測試時鐘。在capture的時候,對于內部寄存器來說,到達clock pin上的時鐘波形如intclk 所示。Launche clock和capture clock為PLL產生的脈沖。Shift clock為ATE產生的時鐘。PLL時鐘和ATE時鐘的切換電路是由OCC (On-Chip Clocking) 電路實現的。

  我們典型的插入OCC以后的電路如下圖

總結

以上是生活随笔為你收集整理的DFT测试-OCC电路介绍的全部內容,希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯,歡迎將生活随笔推薦給好友。