ADC外围电路的设计
ADC
外圍電路的設(shè)計(jì)
?
?
?
模擬電路的設(shè)計(jì)
?
?
數(shù)字外圍電路的設(shè)計(jì)
?
?
電源和接地的設(shè)計(jì)
?
?
信號(hào)隔離的設(shè)計(jì)
?
?
在使用
ADC
芯片時(shí)，由于
ADC
的型號(hào)多樣化，其性能各有局限性，所以為了使
ADC
能夠適
應(yīng)現(xiàn)場(chǎng)需要以及滿足后繼電路的要求，必需對(duì)
ADC
的外圍電路進(jìn)行設(shè)計(jì)。
ADC
外圍電路的
設(shè)計(jì)通常包括模擬電路、數(shù)字電路和電源電路的設(shè)計(jì)。
?
?
1
模擬電路的設(shè)計(jì)
?
?
1
．
1
前置放大器電路的設(shè)計(jì)
?
?
市場(chǎng)上除了少數(shù)的
ADC
本身帶有放大電路外，多數(shù)
ADC
都不具備此結(jié)構(gòu)，而一般模／數(shù)轉(zhuǎn)
換系統(tǒng)的模擬輸入信號(hào)是比較小的，
因此通常需要使用模擬放大器，
來提升輸入電壓。
模擬
放大器一般選用集成運(yùn)算放大器、
儀表放大器或隔離放大器等。
使用模擬放大器時(shí)要著重考
慮放大器的帶寬和精度，當(dāng)選擇運(yùn)算放大器時(shí)，其帶寬和精度都應(yīng)當(dāng)優(yōu)于所選擇的
ADC
。
?
模擬放大器不僅能放大模擬輸入信號(hào)，
而且還具有阻抗變化的作用。
對(duì)于輸入電阻比較小的
ADC
，而信號(hào)源的內(nèi)阻又比較大時(shí)，需要選用高輸入阻抗、低輸出阻抗的放大器，有時(shí)也可
以加接電壓跟隨器，以提高輸入阻抗，從而達(dá)到匹配的目的。
?
?
1
．
2
采樣保持電路的設(shè)計(jì)
?
?
采樣保持電路可以使
ADC
轉(zhuǎn)換器在轉(zhuǎn)換期間保持電壓不變，因此對(duì)于沒有采樣保持電路的
ADC
，必需在模擬輸入之前加接采樣保持電路。在選用采樣保持器時(shí)，要注重捕獲時(shí)間和頂
級(jí)率的選擇，
因?yàn)樗鼈冎苯雨P(guān)系到模／數(shù)轉(zhuǎn)換系統(tǒng)的整體性能。
捕獲時(shí)間實(shí)質(zhì)就是采樣保持
器的采樣階段所需的時(shí)間，
它要與
ADC
的轉(zhuǎn)換時(shí)間合理配合，
過大則影響
ADC
的轉(zhuǎn)換速率，
過小則容易產(chǎn)生功能混亂或數(shù)據(jù)丟失等現(xiàn)象。
?
?
在
ADC
進(jìn)行轉(zhuǎn)換的過程中，采樣保持電路進(jìn)入保持階段。通常采樣保持電路是靠電容來進(jìn)
行電壓保持的，
由于電容和采樣開關(guān)中漏電流以及保持電路中偏置電流的影響，
使保持的模
擬電壓隨時(shí)間的延續(xù)而有所下降
(
或上升
)
，其下降的速率就是采樣保持電路的頂級(jí)率。頂級(jí)
率過大就會(huì)影響轉(zhuǎn)換精度。
頂級(jí)率和捕獲時(shí)間不但與采樣保持電路有關(guān)，
而且還與外接的保
持電容有關(guān)，增大電容時(shí)，可以減小頂級(jí)率，但捕獲時(shí)間將增大，因此需要全面考慮。對(duì)于
模擬輸入電壓變化緩慢的系統(tǒng)，可以不使用采樣保持電路，一般模擬輸入電壓變化不超過
1
／
2LSB
時(shí)，就可不用。
?
?
1
．
3
多路開關(guān)的設(shè)計(jì)
?
?
多路開關(guān)也是
ADC
的主要外圍設(shè)備之一。設(shè)計(jì)時(shí)需要注意以下問題：實(shí)際中，部分
ADC
的
輸入電阻較小，而模擬多路開關(guān)并不是理想開關(guān)，其導(dǎo)通電阻較大，因此
ADC
與模擬多路
開關(guān)之間的阻抗并不匹配，
這將影響整個(gè)系統(tǒng)的運(yùn)行精度，
因此不容忽視，
這時(shí)可在多路開
關(guān)與
ADC
之間加接高輸入阻抗的電壓跟隨器；此外模擬多路開關(guān)存在漏電流，而且各路開
關(guān)是并聯(lián)的，
當(dāng)開關(guān)的路數(shù)較多時(shí)，
漏電流就不能忽視，
這時(shí)可采用分級(jí)模擬開關(guān)來解決這
個(gè)問題；在多通道的數(shù)據(jù)采集系統(tǒng)中，當(dāng)通道切換時(shí)，模擬電壓將產(chǎn)生階躍變化，
這時(shí)應(yīng)等
階躍變化穩(wěn)定后，再讓采樣保持電路進(jìn)入采樣階段；具有分級(jí)流水結(jié)構(gòu)的
ADC
和∑
-
△型的
ADC
，其輸出的數(shù)據(jù)是滯后的，因此需要全面考慮轉(zhuǎn)換器外圍電路所需的穩(wěn)定時(shí)間以及
ADC
對(duì)多路開關(guān)的階躍變化所需的響應(yīng)時(shí)間等。
?
?
2
數(shù)字外圍電路的設(shè)計(jì)
?
?
ADC
的輸出是數(shù)字電路，
它與后繼電路相連接所需要的數(shù)據(jù)線可以分為并行接口和串行接口
兩種型式。
?
?
2
．
1
并行接口電路的設(shè)計(jì)
?
?
絕大多數(shù)
ADC
的數(shù)據(jù)輸出都具備并行接口，
可以很方便地與下級(jí)電路
(
微處理器等
)
的數(shù)據(jù)總
線相連接，數(shù)據(jù)傳送速度快。
ADC
的數(shù)據(jù)總線常用的有
8
位和
16
位，但一般
10
～
16
位的
ADC
既能與
16
位的接口方式與
16
位的微控制器直接相連，
又能以
8
位接口方式與
8
位微控
制器相連。
并行接口除了并行的數(shù)據(jù)線外，
還需要許多控制信號(hào)線和狀態(tài)信號(hào)線，
如啟動(dòng)轉(zhuǎn)
換信號(hào)線、
讀／寫信號(hào)線、
片選信號(hào)線等。
由于各種
ADC
的芯片各不相同，
所以在設(shè)計(jì)時(shí)，
必須弄清具體型號(hào)的各信號(hào)定義、
時(shí)序以及使用微控制器的總線時(shí)序，
從而才能設(shè)計(jì)出滿足
時(shí)序要求的接口電路。
?
?
2
．
2
串行接口電路的設(shè)計(jì)
?
?
串行接口只需要
1
根雙向數(shù)據(jù)線、
或者
2
條傳輸方向相反的數(shù)據(jù)線和少量的控制線。
這樣能
大大地減少芯片的引腳數(shù)目，
進(jìn)而簡(jiǎn)化了整機(jī)的布線。
實(shí)際中多數(shù)微型控制器都有串行接口，
這樣給串行數(shù)據(jù)輸出的
ADC
使用提供了便利的條件，不過這種傳輸方式速度慢、效率低，
但隨著芯片工作頻率的提高，
串行傳輸速率也得到了改善。
常見的串行接口有通用異步接收
／發(fā)送器、串行外圍接口和
I2C
總線等，設(shè)計(jì)時(shí)應(yīng)根據(jù)具體情況采取相應(yīng)的方式。
?
?
3
電源和接地的設(shè)計(jì)
?
?
在
ADC
電路中既含有模擬信號(hào)，
又含有數(shù)字信號(hào)，
而模擬信號(hào)部分是精密的信號(hào)處理電路，
例如分辨率為
10
位
5V
量程的
ADC
，所對(duì)應(yīng)
1LSB
的模擬電壓為
4
．
88mV
。數(shù)字電路部分是
與其他邏輯電路連接在一起的，
工作信號(hào)為脈沖信號(hào)，信號(hào)的幅度大，
頻譜寬。對(duì)于模擬信
號(hào)來說，數(shù)字信號(hào)是一個(gè)干擾源，地線噪聲可達(dá)幾十毫伏，甚至幾百毫伏。
如果存在接地不
良，布線不當(dāng)?shù)纫蛩?#xff0c;那么數(shù)字噪聲將嚴(yán)重影響模擬信號(hào)部分的精度，
甚至無法工作，
所以
對(duì)于高速
ADC
或高分辨率的轉(zhuǎn)換系統(tǒng)要特別重視印制電路板的布線以及電源的去耦問題。
為了減小地線噪聲干擾可以采取下列措施：
?
?
3
．
1
參考點(diǎn)的設(shè)計(jì)
?
?
AGND
與
DGND
分開，建立模擬參考點(diǎn)，把所有的模擬部分都接到這個(gè)參考點(diǎn)上。此外還應(yīng)
注意合理布局，盡量縮短地線的長(zhǎng)度，加大地線的橫截面積等。
?
?
3
．
2AGND
和
DGND
連接的設(shè)計(jì)
?
?
AGND
接模擬參考點(diǎn)，
DGND
接數(shù)字電路，并與數(shù)字電源地相連接，并且
AGND
和
DGND
只
在靠近
ADC
的引腳一處進(jìn)行連接。
?
?
3
．
3
電源接線的設(shè)計(jì)
?
?
多數(shù)
ADC
使用的不止是一種電源，
通常
5V
電源供數(shù)字部分使用，
15V
電源供模擬部分使用。
這兩組電源要分別接到
AGND
和
DGND
上，
同時(shí)注意這兩組電源的變壓器繞組之間應(yīng)具有良
好的絕緣和良好的靜電隔離。
?
?
3
．
4
電源去耦的設(shè)計(jì)
?
?
ADC
的電源要加去耦電容，并且安裝時(shí)電容要盡量靠近
ADC
的電源。一般情況下，電容可
用
1
～
10
μ
F
鉭電容與
0
．
01
～
0
．
1
μ
F
高頻瓷介電容并聯(lián)。
?
?
3
．
5
高低噪聲電路接地的設(shè)計(jì)
?
?
數(shù)字電路中的高頻信號(hào)電路和大電流電路屬于高噪聲電路，而
ADC
接口中的數(shù)字信號(hào)則屬
于低噪聲電路，
因此兩者應(yīng)各有接地參考點(diǎn)。
前面是地線連接時(shí)需要考慮的問題，
但是在實(shí)
際中各電路結(jié)構(gòu)和參數(shù)的差別很大，所以一般不能采取同一模式。對(duì)于一些
ADC
芯片說明
書中已經(jīng)給出了電源和地線以及芯片評(píng)估板的印制電路布線圖，
使用時(shí)要按照說明書去連接，
這樣才能達(dá)到系統(tǒng)的預(yù)期指標(biāo)。
?
?
4
信號(hào)隔離的設(shè)計(jì)
?
?
從上面的分析可知，
合理的布線和接地可以有效地抑制噪聲干擾，
但由于模擬信號(hào)和數(shù)字信
號(hào)仍存在共地，
所以要徹底消除數(shù)字噪聲對(duì)模擬信號(hào)的影響是不可能的。
此外，
模擬信號(hào)在
傳輸線上也容易受到干擾，
這些干擾不僅對(duì)模擬信號(hào)有影響，
對(duì)數(shù)字電路影響更大，
嚴(yán)重時(shí)
會(huì)產(chǎn)生運(yùn)行錯(cuò)誤。因此采取隔離措施可以進(jìn)一步抑制干擾，常用的隔離元件是光電耦合器。
根據(jù)隔離位置的不同，
可分為
2
種隔離方式：
一種是隔離模擬信號(hào)端；
另一種是隔離數(shù)字信
號(hào)端。
由于數(shù)字信號(hào)的工作頻率較高，
所以必須采用高速光電耦合器或采取加速措施，
并且
在微處理器中加人等待周期或增加信號(hào)鎖存器等，
以協(xié)調(diào)光電耦合器引來的延遲時(shí)間，
這將
帶來接口電路的復(fù)雜性和降低系統(tǒng)響應(yīng)速度的負(fù)面影響。
在實(shí)際應(yīng)用中，
由于對(duì)不同系統(tǒng)的
技術(shù)要求各有不同，所以
ADC
外圍電路的設(shè)計(jì)也要根據(jù)具體情況采用不同的方法
總結(jié)
以上是生活随笔為你收集整理的ADC外围电路的设计的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問題。
- 上一篇： 计算圆的周长和面积
- 下一篇： 怎么看手机android底层,安卓手机中