一.dftoverview（僅僅是前瞻，我會(huì)按照mentor手冊(cè)的順序更新）

(1）What is Design-for-Test?

測(cè)試最本質(zhì)的目的是如何簡(jiǎn)單的設(shè)計(jì)一個(gè)程序可完全的測(cè)試成品的設(shè)計(jì)的質(zhì)量。但是對(duì)于傳統(tǒng)的工藝來(lái)說(shuō)，設(shè)計(jì)和測(cè)試的流程是分開(kāi)的，設(shè)計(jì)階段一般是在設(shè)計(jì)的周期結(jié)束。但是對(duì)于現(xiàn)在的design flows來(lái)說(shuō)，測(cè)試在更早的階段融合（merge）在設(shè)計(jì)中，被稱為 design-for-test process flow。 （Testable circuitry is both controllable and observable. In a testable design, setting specific values on the primary inputs results in values on the primary outputs that indicate whether or not the internal circuitry works properly. ） controllable 和observable在設(shè)計(jì)測(cè)試中是靈魂，所以現(xiàn)在大部分測(cè)試都在使用激勵(lì)的手段，來(lái)進(jìn)行輸入輸出前后的信號(hào)對(duì)比來(lái)達(dá)到目的 (2）DFT Strategies 對(duì)于high level的測(cè)試，總共分為兩個(gè)部分，ad hoc dft 和 structured dft 1.ad hoc dft ad-hoc dft 最大的特征就是你無(wú)需對(duì)內(nèi)部結(jié)構(gòu)進(jìn)行大的修改，加入一些特殊的技術(shù) ? Minimizing redundant logic（冗余邏輯） ? Minimizing asynchronous logic（異步邏輯） ? Isolating clocks from the logic（時(shí)鐘和邏輯分離） ? Adding internal control and observation points（增加了內(nèi)部控制和觀察的點(diǎn)） 2.Structured DFT (Structured DFT provides a more systematic and automatic approach to enhancing design testability.） 為了提高電路的可控性和可觀測(cè)性，最常見(jiàn)的方法修改設(shè)計(jì)內(nèi)部順序電路（scan design），還可以設(shè)置內(nèi)部自檢（bist),還可以添加邊界掃描（boundary sacn）提高性能。 #插一句我自己的感想 可能我們一味的去追求錯(cuò)誤覆蓋率而忘記了最本質(zhì)的東西，其實(shí)軟件的效率才是最關(guān)鍵的 (3)Top-Down Design Flow with DFT

?這個(gè)流程是自上而下典型的asic設(shè)計(jì)流程

創(chuàng)建初始的rtl設(shè)計(jì)---（model sim）verilog描述/(Design Architect)原理圖----model sim驗(yàn)證模擬

#在此過(guò)程中，看到灰色圖的兩個(gè)格子i，上面是插入掃描鏈的過(guò)程，下面灰色的格子是通過(guò)atpg工具形成向量的過(guò)程，這個(gè)過(guò)程后面會(huì)詳細(xì)描述，這個(gè)部分僅僅是overview

#手冊(cè)提醒你，盡量在早期和供應(yīng)商核實(shí)具體的dft策略（單鏈和多鏈/幾個(gè)core......)來(lái)保障其正常運(yùn)行

二.Scan Design Overview

我覺(jué)得這段話寫的非常好，放上去大家一起欣賞欣賞（

The goal of scan design is to make a difficult-to-test sequential circuit behave (during the testing process) like an easier-to-test combinational circuit. Achieving this goal involves replacing sequential elements with scannable sequential elements (scan cells) and then stitching the scan cells together into scan registers, or scan chains. You can then use these serially-connected scan cells to shift data in and out when the design is in scan mode.） #內(nèi)部掃描的目標(biāo)是增加設(shè)計(jì)電路的可測(cè)試性，讓難以測(cè)試的時(shí)序電路變?yōu)?span style="color:#000000;">easier-to-test combinational circuit。如果想實(shí)現(xiàn)這個(gè)目標(biāo)，需要更換序列元素和可掃描序列，串行鏈接

觀察掃描前的版本，設(shè)計(jì)有abc三個(gè)輸入，以及out1，out2兩個(gè)輸出，我們很難初始化一個(gè)已知狀態(tài)，導(dǎo)致我們很難控制內(nèi)部的輸入輸出觀察設(shè)計(jì)

所以在添加掃描電路后，加入了兩個(gè)附加輸入 sc_in 和 sc_en,以及一個(gè)附加輸出sc_out,掃描內(nèi)存元素變?yōu)樵純?nèi)存元素，在shift的時(shí)候（sc_en處于活躍狀態(tài)時(shí)）從sc_in讀取數(shù)據(jù)

具體做法：

1. Enable the scan operation to allow shifting (to initialize scan cells).#允許移位初始化掃描cell
2. After loading the scan cells, hold the scan clocks off and then apply stimulus to the primary inputs.#加載后，對(duì)主要輸入施加激勵(lì)
3. Measure the outputs.
4. Pulse the clock to capture new values into scan cells.#將捕捉的新值放到掃描單元
5.Enable the scan operation to unload and measure the captured values while simultaneously loading in new values via the shifting procedure (as in step 1).?#卸載捕獲的值再通過(guò)shifting procedure加載新的值

三.About Scan Design Methodology

?這就是掃描鏈的一種設(shè)計(jì)方法，將內(nèi)存元素穿不替換為可掃描的等價(jià)物，然后鏈接到掃描鏈中，如2-2圖片所示，黑色矩形為掃描元素，連接他們的線就是掃描路徑（一種掃描設(shè)計(jì)），所有的存儲(chǔ)單元全在掃描路徑上，圓形方框?yàn)殡娐方M合（具體信息下面再講）

四.About Wrapper Chains

掃為解決設(shè)計(jì)大且復(fù)雜，atpg無(wú)法預(yù)測(cè)的問(wèn)題，hierarchical techniques（分層技術(shù)）出現(xiàn)。拆分設(shè)計(jì)塊的數(shù)量，將可控性可觀察性器件添加到設(shè)計(jì)鏈中，將低控制性外部模塊轉(zhuǎn)化為可掃描的時(shí)序單元，具體看圖

?如2-3 無(wú)法控制從設(shè)計(jì)階段控制輸入（Because these lines are not directly accessible?
at the design level, the circuitry controlled by these pins can cause testability problems for the?
design.）說(shuō)人話就是還有兩個(gè)pin，測(cè)試會(huì)導(dǎo)致測(cè)試混亂

2-4 既然他不允許，那么清高，那直接用強(qiáng)！加入裝飾鏈，提高覆蓋率，減少運(yùn)行時(shí)間

#詳細(xì)內(nèi)容我之后再將，僅僅是overview

#注釋 僅僅直連第一個(gè)模塊，讓不可控的主輸入和主輸出成為裝飾鏈的一部分

#mentor 建議 可以將 scan 和wrap 合在一起使用減少時(shí)間

欲知后事如何，且聽(tīng)下回分解

總結(jié)

以上是生活随笔為你收集整理的Mentor-dft 学习笔记 day1--overview部分的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。