? ? ? ? 最近工作涉及到FPGA片間通信功能，針對低帶寬、低速訪問的配置和狀態寄存器，選擇LVDS接口進行通信。

? ? ? ? Xilinx官方提供的AXI Chip2Chip滿足要求，片間通信可選擇Selectio或者Aurora接口，片內通信安排上AXI4或者AXI4-Lite總線，可快速搭建兩片FPGA之間的通信demo工程。

? ? ? ? 由于本次開發主要設計片間低速通信，選擇Selectio接口和AXI4-Lite總線。

? ? ? ? 測試工程按照如下框圖進行搭建?，AXI Traffic Generator作為AXI4-Lite總線數據源。

? ? ? ? ?后面更新搭建工程后的仿真過程

????????這兩天針對chip2chip進行了簡單的功能仿真，RTL圖如下

? ? ? ? ?設計了一個traffic_gen模塊、一個chip2chip_master模塊和一個chip2chip_slave模塊，traffic_gen模塊用于產生AXI4_Lite接口的隨機數據，連接到chip2chip_master模塊；chip2chip_master模塊接收到隨機數后，通過LVDS接口發送給chip2chip_slave模塊；chip2chip_slave模塊接收到LVDS數據后，轉化為AXI4_Lite接口的數據。

? ? ? ? 重點關注traffic_gen模塊的AXI4_Lite寫地址、寫數據、寫響應信號，chip2chip_master模塊的LVDS輸出信號，chip2chip_slave模塊的寫地址、寫數據信號。

? ? ? ? 代碼截圖如下

? ? ? ? 功能仿真結果如下?

? ? ? ? 核對traffic_gen的AXI4_Lite的寫數據與chip2chip_slave的寫數據，一致則說明chip2chip的master和slave之間通信成功。

總結

以上是生活随笔為你收集整理的AXI仿真之AXI Chip2Chip的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。