65nm工艺下MOM电容详解与蒙特卡洛仿真及calibre xRC
提綱
1、SMIC65LL工藝MOM電容工藝詳解
2、電容失配模型（蒙特卡洛模型及其仿真方法概述）
3、Calibre SVRF介紹
? 3.0 xRC和xL
? 3.1 xcell和hcell
? 3.2 extraction type
? 3.3 PEX option
4、MOM電容陣列寄生提取策略
?
正文
一、MOM電容
?如圖，一般三端MOM是做在N阱里，這樣能有效的隔離襯底噪聲。周圍一圈藍(lán)色用來(lái)做N阱接觸，通過SN注入+AA有源區(qū)，形成一個(gè)可以做歐姆接觸的環(huán)形區(qū)，頂層用M1和CT將該N阱接地。
在中間區(qū)域，M3,M4,M5在每一層都做成叉指形式，這樣形成了三層金屬的寄生電容CC（coupled capacitor）。
圖左可以看到除了mask用到的層（drawing），還有一些標(biāo)識(shí)層（mk3，mk4），圖上的×符號(hào)即是此層，用于在版圖中標(biāo)識(shí)電容器件。
一般認(rèn)為，在深亞微米下MOM是更安全的（隨著工藝的演進(jìn)，金屬層之間距離越來(lái)越小，氧化物擊穿的可能性增加），而且由于多條金屬finger的叉指結(jié)構(gòu)，工藝準(zhǔn)確性也更好。
二、蒙特卡洛模型及仿真（IC6+ADE XL)
電容制造產(chǎn)生的工藝偏差被抽象為一個(gè)正態(tài)分布，且其標(biāo)準(zhǔn)差和電容面積的平方根成反比。在此工藝中，1個(gè)最小電容29f的標(biāo)準(zhǔn)差為0.005，也就是說對(duì)于一個(gè)290f的電容，其標(biāo)準(zhǔn)差為0.005/sqrt(10)。MATLAB中可用normrand函數(shù)建模。
一般地，整個(gè)ADC進(jìn)行蒙特卡洛仿真是不太現(xiàn)實(shí)的，可以對(duì)局部模塊如比較器，運(yùn)放進(jìn)行仿真。進(jìn)而可驗(yàn)證比較器的失調(diào)是否滿足要求，運(yùn)放的增益、失調(diào)電壓是否具有工藝穩(wěn)定性。具體步驟簡(jiǎn)要描述：
①搭建仿真電路并啟動(dòng)ADE XL：
?②初次打開ADE XL會(huì)讓創(chuàng)建一個(gè)new view，點(diǎn)擊確定后在如下界面中單擊“click to add test”指定仿真電路圖，點(diǎn)擊確定，如下圖。
?③配置輸出：蒙特卡洛仿真本質(zhì)上是一種參數(shù)掃描，因此需要設(shè)置輸出為一種標(biāo)量。例如，在AC結(jié)果里，“頻率為10hz時(shí)的輸出增益”是標(biāo)量，“增益”不是。在tran仿真中，“VOP點(diǎn)在500ns時(shí)的電壓值”是標(biāo)量，“VOP電壓值”不是。這樣，假如經(jīng)過500run，將得到一個(gè)柱狀圖。
④開始仿真，需要做如下配置 ：
⑤開始仿真/一些可能遇到的問題/如何恢復(fù)
?點(diǎn)擊綠色按鈕即可仿真，如果仿真失敗，去②中打開的ADE XL里設(shè)置mc模型。
下次仿真時(shí)，打開之前的ADEXL view，單擊左側(cè)箭頭位置，即可調(diào)出ADE XL界面以重新設(shè)置仿真精度和觀測(cè)值。
?
三、Calibre xRC介紹
以下內(nèi)容來(lái)源于 svrf manual（standard verification rule format）
3.0 常用的是xRC，主要提取RC參數(shù)，還有xL，用于射頻中提取電感。
3.1 hcell意為hierarchy cell，定義hcell之后，提取寄生之后會(huì)把被定義的cell提取成一個(gè)模塊，而其他的模塊則被提成了散亂的寄生網(wǎng)表。
xcell類似于LVS BOX，意為屏蔽掉寄生提取，定義為xcell的模塊將不會(huì)被提取寄生。xcell規(guī)則文件的寫法很簡(jiǎn)單，例如：
mom35 mom53，這句話即說明，電路里mom35和版圖里mom53是對(duì)應(yīng)的，不要提取寄生參數(shù)。
另外，需要在PEX規(guī)則文件里加入PEX IDEAL CELL YES語(yǔ)句并選擇以gate level提取，以使能xcell文件。同時(shí)，xcell使用時(shí)要同時(shí)打開hcell。
3.2 extraction type
常用的類型有，R+C,R+C+CC,C+CC。首先強(qiáng)調(diào)，對(duì)于MOM的提取寄生，這些都是不靠譜的！具體后面會(huì)描述。
R+C+CC將所有的寄生電容，寄生電阻，耦合電容都提取一遍，R+C將耦合電容折算到寄生電容里，怎么折算的呢？將兩個(gè)端口的寄生直接折算到兩個(gè)端口分別的對(duì)地電容上，這樣做問題不大，但是對(duì)于一個(gè)100f的mom，耦合電容就是100f，折算之后，電容兩端憑空多出兩個(gè)100f的對(duì)地電容！C+CC只提取電容，不考慮電阻。MOM的具體提法見第四節(jié)。
3.3 PEX option
常用的一些option可以幫助減小網(wǎng)表規(guī)模，加速仿真。介紹如下：
reduction ticer：根據(jù)手冊(cè)的描述，該處理對(duì)分布式電容進(jìn)行縮減合并。當(dāng)然，如果電路的工作頻率要求越高，可以縮減的RC就越少。
reduction CC：CC耦合電容的縮減有兩種模式，absolute和ratio，前者定義xx fF以下的耦合電容被折算到兩端，后者定義為：如果A，B之間電容50f，那么小于50f*ratio的耦合電容將被折算到兩端。繼續(xù)強(qiáng)調(diào)，MOM提取時(shí)不可用！
reduction analog/digital：指定造成的延遲和噪聲小于設(shè)定值的RC器件可以被折算。
reduction minCap/minRes：對(duì)于電阻，設(shè)定小于xx ohm的電阻被合并combine（串并聯(lián)到集中電阻上），小于xx ohm的電阻被短路short，前者對(duì)總體的延遲影響較小；對(duì)于電容，不同點(diǎn)在于，小于xx fF的電容將被移出而不是短路，這符合電容容抗的定義，電容越小，越近似于開路。
四、MOM電容陣列的寄生提取
這是一個(gè)很失敗的二進(jìn)制電容陣列，單位電容為1f的M3-M5，為了減小走線帶來(lái)的寄生，采用了M2和M6走線。然而，最大的問題是單位電容之間距離太近，其不可忽視的耦合效果對(duì)電容的二進(jìn)制比例造成了很大影響。
這種結(jié)構(gòu)下，本征電容是不可靠的，R+C也是不可靠的，必須用R+C+CC提取全部的電容，包括電容內(nèi)部的耦合電容，電容之間的耦合電容。R+C+CC提出的網(wǎng)表格式如下：
兩個(gè)include部分是寄生參數(shù)，然而本征電容還在...比較靠譜的做法是刪掉本征即可。
另外，R+C+CC會(huì)提取出一個(gè)大規(guī)模的網(wǎng)表，為了減小電路規(guī)模，可以采用3中介紹的減小RES的策略。
在整體電路的仿真中，可以分別提取整體電路和電容陣列的寄生，提取前者時(shí)將電容陣列用xcell屏蔽掉并采用R+C提取，提取后者時(shí)采用R+C+CC+res reduction，這樣能在保證準(zhǔn)確度的情況下最大限度的減小仿真規(guī)模。
?
總結(jié)
以上是生活随笔為你收集整理的65nm工艺下MOM电容详解与蒙特卡洛仿真及calibre xRC的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問題。
- 上一篇： python rbf神经网络_RBF神经
- 下一篇： word vba设置表格样式