Cadence17.2版本原理图绘制
Cadence是一個大型的 EDA軟件，它幾乎可以完成電子設計的方方面面，包括ASIC設計、FPGA設計和PCB板設計。Cadence 在仿真、電路圖設計、自動布局布線、版圖設計及驗證等方面有著絕對的優勢，高校里也常用Cadence軟件進行電路設計。本次介紹的是利用Cadence中的Capture CIS軟件進行原理圖的繪制。
Candence原理圖繪制
- 一.建立工程
- 二.放置元件
- 三.原理圖庫的繪制
- 四.添加元件的封裝
- 五.更新元件編號、DRC檢查、網絡表、打印原理圖
- 1.更新元件編號
- 2.進行DRC檢驗
- 3.導出網絡表
- 4.繪制完成并打印原理圖
一.建立工程
1.與其他繪圖軟件一樣，OrCAD以Project來管理各種設計文件。點擊開始菜單，然后依次是所有程序>打開cadence軟件,選擇Capture CIS。接下來是File–New–Project，在彈出的對話框中填入工程名、路徑等等，點擊Ok進入設計界面。
2.點開工程文件，選擇原理圖，可以重命名原理圖。
二.放置元件
5. 使用快捷鍵W可以對元件的引腳用導線連接，元件放置完成并連接如下：
三.原理圖庫的繪制
1.在本來的原理圖庫里沒有的元件可以去官網下載器件說明書，直接在庫中添加自己繪制的元件。
輸入器件名稱，字母編號
放置器件的引腳，并設置引腳的屬性，Place>pin,輸入信息就可以在圖上放置，放置完成點esc，取消繼續放置，點擊引腳修改引腳屬性。
接下來就是繪制元件外框，選擇place>line，就可以繪制元件的外框，繪制完成點保存就可以退出
這樣就會添加到我們當初選擇的庫中，繪制原理圖時就可以添加該元件了。
2.也可以去元件的官網下載，以高云FPGA為例子。
進入官網：
選擇技術支持-技術文檔：
在這里可以找到芯片的數據手冊，引腳圖，原理圖庫等等資料
選擇開發板，最小原理圖，點擊文件名即可下載
下載完成，記得將文件解壓并放在CAPARURE CIS能夠識別的路徑下就行哦。
四.添加元件的封裝
繪制原理圖的目的之一就是生成網絡表，而生成網絡表之前必須給每個元件都加上相應的封裝屬性。一般的元件都有現成的封裝，Candence自帶的封裝路徑為（與自己的安裝路徑有關）：
當然元件的封裝也可以從網站下載，或者自己利用軟件進行生成，比如FPM和OrCAD Library Builder，之后有時間再介紹。
五.更新元件編號、DRC檢查、網絡表、打印原理圖
1.更新元件編號
在設計過程中，某些元件可能被刪除，又有一些元件被添加，所以元件的編號可能有些混亂，所以通常要進行重新編號。在項目窗口中，選擇工程文件，然后點擊Tools→Annotate→ Action”欄目中，選擇“Reset part reference to “?””選項，點擊“確定”按鍵后，就可以把所有的元件編號都刪除。
在“Action”欄目中，選擇“Unconditional reference update”選項，點擊“確定”按鍵后，就可以重新進行元件的編號。
2.進行DRC檢驗
DRC檢驗會檢查在我們的設計中，有哪些錯誤，對可能出現的問題，也會提出警告。在項目窗口中，選擇工程文件，然后點擊“Tools→Design Rules Check…”菜單，這時彈出如下對話框：
3.導出網絡表
網絡表是原理圖與印制電路板只見的一座橋梁，是印制電路板自動布線的靈魂。
網絡表是對電氣原理圖中各元件之間電氣連接的定義，是從圖形化的原理圖中提煉出來的元件連接網絡的文字表達形式，在PCB設計工藝中，起到很重要的作用，是連接電氣原理圖和PCB板的橋梁。
網絡表由元件表和連線網絡表組成，元件表描述原理圖中元件的三大屬性，分別是元件標號、元件封裝形式以及元件型號。連線網絡表包含原理圖中所有電氣連接網絡，包括網絡名稱、網絡中的節點信息、網絡連接描述等。
網絡表是原理圖與PCB的接口文件，PCB設計人員在創建時，應根據所用的原理圖和PCB設計工具的特性，選用正確的網絡表格式，創建符合要求的網絡表。創建網絡表的過程中，應根據原理圖設計工具的特性，積極協助原理圖設計者排除錯誤，保證網絡表的正確性和完整性。
在項目窗口中，選擇工程文件，然后點擊“Tools→Create Netlist”菜單，這時會彈出如下對話框：
沒有報錯、說明網絡表導出完成！
4.繪制完成并打印原理圖
file>print
如有錯誤、歡迎交流、一起學習！
總結
以上是生活随笔為你收集整理的Cadence17.2版本原理图绘制的全部內容，希望文章能夠幫你解決所遇到的問題。
- 上一篇： PHP怎么计算百分比？PHP计算百分比的
- 下一篇： 信号处理 | 维纳滤波推导