集成電路制造工藝及設備

第一章 緒論

• 三大產業：設計、制造、封測

• SiP：一次封裝封一個系統，分立元件的集成

  SOC：片上系統，晶體管的互聯

第二章 潔凈技術

2.1 潔凈技術的重要性

• 顆粒尺寸不能超過器件最小特征尺寸的50%
• IC制造過程中的污染源主要有：顆粒污染、薄膜污染、金屬和離子污染

2.2 空氣潔凈技術

• 空氣潔凈度標準——美國聯邦標準209E

  級別按米制分為M1.5 M2.5 …M6.5

  按英制分為一級 十級 百級…

  其中，當標準為百級時，指每立方英尺內顆粒直徑超過0.5$\mu m$的個數不超過100個。

  此外，當標準寫為0.1（0.1$\mu m$）時，指每立方英尺內顆粒直徑超過0.1$\mu m$的個數不超過0.1個。

• PM2.5 大氣中直徑小于2.5$\mu m$的的顆粒物（毫克/立方米）

  美國PM2.5標準為35毫克/立方米；中國PM2.5標準為75毫克/立方米。

• 潔凈環境的主要指標有：潔凈度、溫度、濕度

  兩間clean room間根據需要往往存在氣壓差，光刻等工藝對空氣潔凈度要求較高，使氣流由光刻室流出，可減少顆粒流入。

• 垂直單向流潔凈室包括

  • 大開間潔凈室（人、設備、硅片在同一潔凈區）
  • 隧道潔凈室（人和硅片在同一潔凈區）
  • 微環境潔凈室（人和硅片在同一潔凈區）
  • 集成潔凈室（只有硅片在高級別潔凈區）

2.3 硅片清洗技術

• 25°C環境下，水的電阻率最高為18.3M$\Omega$$?$cm

• 傳統化學濕法清洗（RCA清洗）

  原理：通過水溶性藥物，結合物理或化學機理，對薄膜、有機物、無機物、金屬、顆粒污染加以去除。

  標準RCA化學清洗：

  S1：$H_{2}S{O}_4/H_2{O}_2$ 去有機物，主要是光刻膠

  S2： $H_{2}O/HF$ 去氧化層

  S3: $N{H}_{4}OH/H_2{O}_2/H_{2}O$ 去有機物、金屬和顆粒

  S4： $HCL/H_2{O}_2/H_{2}O$ 去堿離子和金屬

  濕法清洗存在化學藥品純度、廢水和廢氣處理等問題

• 干法清洗

  常把硅片放在反應腔里，通入$HF,HCL,O_2,O_3$等氣體，同硅片表面反應去除有機物、金屬雜質等，如用氧等離子體去除光刻膠，利用氬氣等離子體轟擊硅片表面去除通孔內氧化層和有機聚合物。（這也是反濺的原理）

2.4 工藝制造過程中的污染控制

• 硅片經HF腐蝕和超純水清洗后會產生自然氧化層。所以水中溶解氧對硅片有害，會影響歐姆接觸

  濺射工藝中的濺射和反濺

  濺射：通過帶正電氬氣等離子體轟擊陰極AL靶，使AL濺落到陽極硅片上

  反濺：通過帶正電氬氣等離子體轟擊陰極硅片，去除硅片表面的自然氧化層、光刻膠底膜以及其他沾污

• 干氧氧化系統

  通入氧氣是為進行氧化反應；而通入氮氣是在不做工藝時保護石英反應爐，使內氣壓大于外氣壓，污染氣體無法進入反應爐。

• 水汽氯化氫氧化

  MOS電路制備過程中，Na離子沾污嚴重影響器件性能，采用摻氯的氧化工藝能減少Na離子沾污，在硅-二氧化硅界面形成氯-硅-氧復合結構。

• 離子注入工藝中避免中性束粒子影響

• 吸雜技術

  吸雜工藝就是將硅片內某些金屬離子捕獲，分為三步：

  1.讓離子成為自由離子

  2.讓離子移動到不獲取

  3.將離子固定在捕獲區的陷阱里

• 硅片內潔凈區的形成

  MEMC公司（美國做硅片的公司）控制硅片內空位的分布使氧沉淀分層，表面形成潔凈區，硅片中間形成高密度的體微缺陷區（BMD），兩者距離足夠近，有足夠的吸雜能力。此外，氫氦的注入也可以形成大量空洞結構，以獲得吸雜能力。

第四章 氧化工藝

4.1 二氧化硅膜的性質和功能

• 石英是排列有序的二氧化硅晶體，其特點是長程有序

  二氧化硅膜從整體上說長程無序，但短程有序

  在二氧化硅膜中，有的氧原子和兩個硅原子鍵合，稱為橋鍵氧；只有一個硅原子鍵和的氧原子稱為非橋鍵氧。橋鍵氧越多，二氧化硅膜越質密。

  $Si{O}_2$膜中絕大部分雜質是被電離的，且大多數以正離子的形式存在。

• 網絡形成劑和網絡調節劑

  摻入的電離雜質，按其在$Si{O}_2$網絡中的位置和作用，可分為網絡形成劑和網絡調節劑

  • 在硅-氧四面體中可以取代硅原子構成網絡的稱網絡形成劑，又稱替位式雜質。特點是離子半徑與Si原子半徑接近或更小，如硼、磷、銻等。這些離子會增加非橋鍵氧的濃度，使$Si{O}_2$能在較低溫度下流動（應用有硼硅玻璃BSG，磷硅玻璃PSG，硼磷硅玻璃BPSG），形成的懸空鍵也越多，在高溫條件具有像液體一樣的流動能力就越強。因此薄膜具有更好的填孔能力，并且能夠提高整個硅片表面的平坦化

  • 在硅-氧四面體網絡空隙中孔洞位置的那一類雜質，稱為網絡調節劑，又稱間隙式雜質，特點是離子半徑較大，有鈉、鉀、鉛、鈣等正離子。這些離子會使橋鍵氧變為非橋鍵氧。結構強度降低，熔點降低，且重金屬離子在外電場和溫度作用下很容易在結構疏松的$Si{O}_2$中運動。

  • 注：離子注入后，少數離子替代硅原子，大多數位間隙式雜質。此時一定會有一步退火操作，讓間隙雜質成為替位雜質，產生載流子

• 二氧化硅的主要性質

• 化學穩定性極高，只溶于氫氟酸（濕法腐蝕主要用HF）。六氟硅酸（$H_{2}Si{F}_6$）是可溶于水的絡合物

• 二氧化硅在IC制造中的主要功能

  • 高溫下雜質擴散的掩蔽層

    $Si{O}_2$厚度選擇原則：當雜質在Si中擴散達到所需深度時，雜質沒有擴穿起掩蔽作用的$Si{O}_2$膜。

    真正的擴散：Si中雜質會向$Si{O}_2$底部擴散

    擴散系數D和分凝系數m：

    擴散系數描述雜質擴散運動快慢的物理量，與溫度、雜質種類、襯底晶向（晶體材料各向異性，不同晶向原子密度不同）等因素有關。分凝系數m是指$Si?Si{O}_2$界面的雜質濃度之比。
    $$m=\frac{N_{Si}}{N_{Si{O}_2}}$$
    最小$Si{O}_2$膜厚度的近似計算：
    $$t_{OX}=A\sqrt{t{D}_{Si{O}_2}}$$
    注：$D_{Si{O}_2}$雜質在二氧化硅中的擴散系數，單位是$c{m}^2/s$ A與二氧化硅表面雜質濃度、硅襯底表面濃度有關，通常取4.6

  • MOS IC中的絕緣材料

    IC制造中常用兩種隔離方法：p-n結隔離和$Si{O}_2$作為絕緣材料的介質隔離

    $Si{O}_2$膜比p-n結隔離漏電流小，擊穿電壓高，隔離區與襯底寄生電容小。

  • $Si{O}_2$可以做電容器的介質，可以做器件表面的鈍化膜，可以做離子注入時硅表面的保護膜（所有離子注入都不是在裸硅片下完成的）。

4.2 熱氧化原理和方法

4.2.1 干氧氧化

• 由于Si在$Si{O}_2$中擴散系數比$O_2$在$Si{O}_2$的擴散系數小幾個數量級，因此氧化反應在$Si?Si{O}_2$界面發生。即消耗原有襯底。

• 迪爾和格羅夫氧化模型

  • 遠離硅片處氧氣濃度滿足理想氣體定律
    $$C_g=n/V=P_g/kT$$
    硅片表面氧氣濃度滿足亨利定律（固體表面吸附元素的濃度和固體表面外氣體中該元素的分氣壓成正比，H為亨利氣體常數）
    $$C_o=HkT{C}_s$$
    第一個氧氣流量$J_1=h_g(C_g?C_s),h_g$為質量輸運系數

    第二個氧氣流量$J_2=D_{O_2}\frac{C_O?C_i}{t_{OX}},D_{O_2}$表示氧在二氧化硅中的擴散系數

    第三個氧氣流量$J_3=k_s{C}_i,k_3$表示化學反應速率常數，第三個氧氣流量是氧與硅反應的氧流量，由于硅表面硅含量豐富，反應速率與氧氣濃度成正比。

4.2.2 濕氧氧化

• 雖然干氧氧化質量很好，但由于氧化速率很小，很多工藝使用濕氧氧化。反應同樣在$Si?Si{O}_2$界面發生。

• 濕氧氧化的水來自氫氧合成，理論上講$H_2$和$O_2$比例是2:1，為使得氫氣充分燃燒，氧氣濃度需要高一些，會存在氧富裕，所以濕氧過程中有少量的干氧。

• 濕氧干氧氧化膜對比

  干氧氧化膜致密，與光刻膠接觸良好，掩蔽能力強

  濕氧氧化膜疏松，表面有硅烷醇導致與光刻膠接觸不良，易浮膠，濕氧氧化后的硅片表面有較多位錯和腐蝕坑，對雜質掩蔽能力差

• 場區氧化厚度可達幾千埃，必須用濕氧，要提高場區開啟電壓，場區氧化層厚度要大，防止場區形成寄生MOS管使其他管短路。

• 實際工藝中，對于氧化膜厚度需要幾千埃以上的情況，一般采用干氧-濕氧-干氧的方式，第一個干氧用于改善$Si{O}_2?Si$表面質量，第二個干氧用于改善光刻膠粘附能力。

4.3 氮氧化硅膜的制備

• 早期柵氧化層采用二氧化硅，隨著層厚不斷減薄，開啟電壓降低，但柵漏電流問題嚴重，進入.18微米后開始使用氮氧化硅代替二氧化硅作為柵氧化層介質，直到45nm后，絕緣層采用高k介質。

• 氮氧化硅做柵絕緣層的優點

  高介電常數，漏電流小；氮元素可以阻擋多晶硅柵中硼元素穿過氧化層進入溝道導致開啟電壓發生改變

• 氮氧化硅的制備

  早期使用高溫下對$Si{O}_2$氮化處理，缺點是氮的含量少，對硼的阻擋作用有限。

  現在用氮氣等離子體，通過表面勢擴散到超薄$Si{O}_2$表面，取代硅氧鍵中氧的位置，經過退火形成穩定的硅氮鍵。

第五章 薄膜工藝

• 物理工藝：蒸發、濺射、旋涂

• 化學工藝：CVD、電鍍和化學鍍

• 理想的薄膜淀積

5.1 物理氣相沉積（PVD）

5.1.1 蒸發

• 早期半導體工藝的金屬層全由蒸發方式沉積

• 除此以外，蒸發方式還包括：

  • 電阻加熱方式

  • 感應加熱方式

  • 電子束蒸發方式：

    不存在沾污問題，但缺點在于對MOS管有輻射

  • 合金薄膜蒸發：

    有些材料，如Al和Cu，可以將它們混合在一個坩堝里進行蒸發（不能將Ti和W混合在一起通過蒸發得到TiW薄膜，W需要的蒸汽壓太高，蒸發出來的幾乎全是Ti，這類情況必須用濺射）

5.1.2 濺射

蒸發工藝的缺點：

? 蒸發的臺階覆蓋性差，常在垂直的壁上斷開（蒸發有方向性）

濺射優點：
臺階覆蓋性好；輻射小于電子束蒸發；可以淀積難熔金屬；薄膜均勻性好

• 簡單的平行板直流濺射系統

  氬離子轟擊靶材料（陰極），使材料以原子、分子或微小顆粒的狀態淀積到硅片上

• 等離子體工藝

  真空中，兩個電機間加直流高壓或射頻高壓，會形成等離子體。等離子體中有三種粒子：電子、離子和中性原子或分子。這些粒子發生相互碰撞，其中三種非彈性碰撞最重要：離子化碰撞、分解碰撞、激發-松弛碰撞

  • 離子化碰撞

    當電子與原子或分子碰撞時，如果軌道電子獲得的能量足以脫離核的束縛，就會變成自

    由電子，原子或分子變成帶正電荷的離子
    $$e^{?}+A\to A^{+}+2e^{?}$$

  • 分解碰撞

    電子和分子碰撞，打破化學鍵產生自由基
    $$\begin{array}{c}{e}^{?}+AB\to A+B+e^{?}\\ e^{?}+C{F}_4\to C{F}_3+F+e^{?}\end{array}$$

  • 激發-松弛碰撞

    電子和原子、分子碰撞，原子或分子內電子激發到高軌道，并最終落回低軌道，以光子形式將電子碰撞過程中獲得的多余能量釋放，即放光。
    $$\begin{gathered} e^{?}+A\to A^{?}+e^{?} \\ {A}^{?}\to A+h\nu \end{gathered}$$

• 濺射原理

  Ar離子對陰極靶轟擊，使靶材料以原子、分子或小微粒的形式從表面溢出。轟擊靶的粒子除帶正電的Ar離子，也可能是Ar的原子或分子。

• 直流濺射、射頻濺射與磁控濺射系統

  • 直流濺射只能濺射各種金屬薄膜，若濺射絕緣材料，由于靶不導電，不能使用直流濺射（轟擊靶面的正離子會在靶面上累積，使其帶正電，靶電位從而上升，使得電極間的電場逐漸變小，直至輝光放電熄滅和濺射停止），需采用射頻濺射。

  • 射頻濺射時，RF加在靶電極的背面并通過電容耦合到前面，所以靶材可以是絕緣體，由于射頻在靶材上產生自偏壓效應（因為離子比電子質量大，遷移率小，不像電子很快向靶表面集中，所以靶表面電位有自偏壓），靶材自動處于一個負電位，帶正電的氬離子轟擊靶材，產生濺射。

  • 磁控濺射系統

    在射頻濺射系統中加磁場，使電子做螺旋運動，可增加它們與中性原子（用于產生等離子體Ar離子）碰撞產生離子的概率，也就增加了靶的離子轟擊率以及系統的沉積速率。（本身電子第一次與氬原子碰撞后會產生新的電子和氬離子，若不加磁場，新的電子會飛向基片，而加上磁場后會使新的電子與氬原子二次碰撞甚至三次碰撞等）

• 反濺工藝

  正常濺射時，載片臺接正極，靶材接陰極

  為在濺射前去除硅圓片表面的自然氧化層、光刻膠底膜和其他沾污，可以將載片臺和靶材顛倒，讓氬離子直接轟擊硅片，這就是反濺工藝，也稱濺射刻蝕。反濺幾分鐘后再顛倒極性，進行正常濺射。

• 濺射工藝總結

  • 濺射比蒸發質量好
  • 襯底加熱比不加熱的臺階覆蓋性好
  • 射頻濺射比直流濺射好
  • 磁控射頻濺射比單純的射頻濺射產額高，磁控濺射系統常用于濺射難熔金屬和非金屬材料，如W、TiW、SiO2

5.2 化學氣相沉積（CVD）

• CVD技術指一種或數種物質的氣體，以某種方式激活后，在襯底表面發生化學反應并淀積出所需的固體薄膜的生長技術。（即薄膜不是氣體與襯底發生反應生成的）

• CVD優點

  • 淀積溫度低
  • 薄膜成分穩定易控
  • 薄膜厚度與淀積時間成正比
  • 臺階覆蓋好

5.2.1 APCVD-常壓化學氣相沉積

主要用于淀積$Si{O}_2$
$$Si{H}_4+2O_2=Si{O}_2+2H_{2}O$$

$N_2$作用：隔離工藝氣體，保護反應腔（同干氧氧化）

優點：結構簡單，生長率高，可生長摻雜二氧化硅

缺點：必須有強排風裝置，噴嘴要經常清掃

5.2.2 LPCVD-低壓化學氣相沉積

• LPCVD淀積二氧化硅

  常用硅烷與氧反應，也可采用TEOS熱分解或同臭氧反應的方式。前者反應溫度在800度左右，后者反應溫度在500度。
  $$\begin{gathered} Si{H}_4+2O_2=Si{O}_2+2H_{2}O \\ Si(O{C}_2{H}_5{)}_4+(O_3)\to Si{O}_2+副產物 \end{gathered}$$

• LPCVD淀積多晶硅薄膜

  多晶硅用于MOS中硅柵工藝，代替鋁柵以實現柵和源漏間的自對準，減小柵與源漏之間的電容。

  多晶硅也被用于淺結器件的歐姆接觸材料，加在鋁與硅襯底之間防止鋁對淺結的穿透。

  多晶硅柵自對準原因：先做二氧化硅，再做多晶硅，最后離子注入雜質（不用熱擴散是為了各向異性）

  常采用熱分解硅烷的方式淀積多晶硅：$Si{H}_4\to Si+2H_2$（注意反應溫度，溫度過低會產生非晶硅）

• LPCVD淀積$S{i}_3{N}_4$薄膜

  氮化硅在器件制造中可用于

  • 鋁布線的鈍化膜

  • 場氧化區的擴散掩膜

  • 硅濕法腐蝕的掩蔽膜

  • 絕緣介質膜

  • 雜質或缺陷的萃取膜

  • 舉例（硅圓片的局部氧化）：

    $Si{O}_2$起消除應力，并在離子注入過程中保護晶格的作用。

    場區氧化層需要注入硼，防止襯底雜質擴散至氧化區，產生寄生MOS導致目標MOS電容開啟電壓下降。

  • 注：$S{i}_3{N}_4/Si$結構有最好的阻鈉能力，但由于界面存在極大的應力與極高的界面態密度，所以工藝上都采用$S{i}_3{N}_4/Si{O}_2/Si$結構（用二氧化硅消除應力）。

5.2.3 PECVD-等離子體增強化學氣相沉積

? LPCVD有一個缺點，淀積時的溫度比較高，一般需要600-700度，對于多層布線間的絕緣介質或最后的鈍化保護層，由于已有不耐高溫的鋁，所以不能采用LPCVD的方式，PECVD的工作溫度只有200-300度，很適合有鋁布線后的工藝。

• 高密度等離子體淀積（HDPCVD）

  為了在低襯底溫度下淀積高質量的薄膜，引入HDPCVD，具體有電子回旋共振（ECR: Electron Cyclotron Resonance）PECVD系統。這種系統有較高的反應率，沒必要用高的襯底溫度來驅動反應。

  HDPCVD缺點在于臺階覆蓋性差（低壓強導致長的平均自由程，導致臺階覆蓋性差），容易形成空洞，可以采用同步淀積與刻蝕工藝，典型比例是D:E=3:1（邊長邊磨，bottom-up方式）。

5.2.4 不同CVD工藝對比

5.2.5 原子層淀積（ALD）（均勻性最好）

• 原理：一種氣體先進入反應腔，再用氮氣趕一下反應腔后通入另一種氣體，生成反應物薄膜后再用氮氣對反應腔進行清洗并用真空泵抽走。

5.4 IC金屬布線（5.3外延沒講）

5.4.1 鋁布線

• 鋁布線優點：

  • 與硅、多晶硅形成歐姆接觸
  • 與$Si{O}_2$有良好的附著性
  • 易于鍵和、臺階覆蓋性好

• 鋁布線缺點：

  • 大電流密度下形成金屬離子電遷移現象，導致電極短路（解決辦法：摻銅）
  • 鋁硅之間形成“鋁釘”，對于淺結工藝易導致PN結短路（解決辦法：摻硅）
  • 摻銅硅的壞處：刻蝕不干凈會留下殘留物

• 電遷移現象及解決辦法

  • 大電流密度下的質量輸運，遷移方向與電子流方向一致，金屬離子在陽極堆積，陰極形成空洞。
  • 解決辦法：
    • 增大晶粒尺寸，淀積時增大襯底溫度
    • 在鋁中摻銅

• 鋁釘現象及解決辦法

  • 鋁在硅中溶解率低，硅在鋁中溶解度高，退火時，硅原子會溶到鋁中，由于硅在鋁膜中快速擴散，鋁就會像接觸孔內運動，使PN結短路失效。
  • 解決辦法：
    • 摻硅（先把鋁喂飽）
    • 在鋁和硅之間淀積一層阻擋層金屬，如TiW/TiN
    • 深亞微米器件，在接觸孔里制作鎢塞
    • 用銅布線代替鋁布線

5.4.2 銅布線

• 銅布線優點：用銅代替鋁布線，引線電阻降低，若進一步降低絕緣層介電常數k，則引線的RC延遲時間將進一步減少。

• 銅布線缺點：銅是快擴散金屬，擴散到硅中會引入深陷阱能級，導致少子減少，漏電流增大，器件失效；此外銅對二氧化硅等介質粘附性差，易脫落

• 銅布線技術難點：

  • 不能像鋁布線那樣采用濺射-光刻-干法刻蝕
  • 銅在硅中溶解擴散均較快，在較低溫度下快速擴散，導致銅離子沾污

• 大馬士革工藝

  鑲嵌工藝結合CMP（化學機械拋光）工藝

5.5 電鍍

• 電鍍就是利用電解原理在某些金屬表面上鍍上一薄層其它金屬或合金的過程。（硅片在陰極，陽極產生陽離子移向陰極）

第六章 刻蝕工藝

6.1 刻蝕工藝簡介

• 刻蝕就是利用光刻膠或其它材料作掩蔽層，對沒有保護的區域進行腐蝕，最終實現掩膜版圖形變成硅片上圖形的圖形轉移。

  $R_L,R_V$分別代表橫向和縱向刻蝕率，如果A=0，說明橫向和縱向刻蝕速率相同，完全各向同性；如果A=1，則是理想情況下的各項異性。

6.2 濕法刻蝕

• 濕法刻蝕是一個純粹的化學反應，其優點有：選擇比高，不損傷襯底。缺點是：產生顆粒沾污，缺乏各向異性。

• 濕法刻蝕三個步驟：

  • 刻蝕劑移動到硅片表面
  • 刻蝕劑銅表面的膜發生化學反應生成可溶解的副產物
  • 從硅片表面移去反應生成物

• 幾種常用材料的濕法腐蝕

  • Si 用$HN{O}_3,HF$腐蝕
  • $Si{O}_2$用HF腐蝕（HF腐蝕太快，會用$N{H}_{4}F$做緩沖液）
  • $S{i}_3{N}_4$用高溫下磷酸腐蝕（采用二氧化硅做掩膜保護光刻膠）
  • Al用磷酸腐蝕
  • Ti和TiN用氨水、過氧化氫腐蝕
  • 光刻膠用硫酸腐蝕（此時硅片上不能有金屬）

6.3 干法刻蝕

• 干法刻蝕最大優點是各向異性

• 物理方法干法刻蝕（離子刻蝕 IE Ion Etching）的原理

  帶正電的氬離子在電場加速下，轟擊被刻蝕物的表面，將被刻蝕物材料的原子擊出。整個過程都是物理上的能量轉移。

  物理方法刻蝕的方向性很好，但由于離子是全面均勻地轟擊硅片，刻蝕選擇比偏低（選擇比就是一種材料相對于另一種材料刻蝕速率快慢），而且被擊出地物質往往會沉積在薄膜表面和側壁，故完全物理方法地干法刻蝕較少使用在VLSI中。

• 化學方法干法刻蝕（等離子體刻蝕 PE Plasma Etching）的原理

  低壓刻蝕氣體在電場加速下輝光放電生成帶電離子、分子、電子和化學活性很強的自由基，自由基擴散到被刻蝕材料表面，與被刻蝕材料表面原子發生化學反應，形成揮發性的反應產物被真空泵抽走。

  化學方法干法刻蝕選擇性強，但各向異性差，一般用于去除光刻膠，不能用于刻細線條。

• 物理和化學相結合的干法刻蝕（反應離子刻蝕 RIE Reactive Ion Etching）

  結合了物理性的粒子轟擊和化學反應，具有各向異性和高刻蝕選擇比的雙重優點。

  特點：

  • 利用化學反應獲得高選擇比
  • 利用離子轟擊，加快反應速率，擊出淀積于刻蝕表面的反應產物
  • 側壁未受離子轟擊，淀積產物得到保留，獲得各向異性刻蝕。

• RIE刻蝕步驟

  • 刻蝕氣體導入腔體，利用射頻產生等離子體，部分刻蝕劑分解產生自由基
  • 自由基擴散并吸附在硅片表面
  • 在離子轟擊下，自由基與硅發生反應
  • 反應產物被抽氣泵抽走

• 刻蝕劑種類：包括中性類刻蝕劑和離子類刻蝕劑。前者入射角范圍寬，后者入射角窄且垂直

• 刻蝕過程中產生阻蝕劑，干法刻蝕過程中產生聚合物，淀積在硅片表面阻礙刻蝕。也會淀積在工藝腔內部，所以要定期清洗工藝腔。

  合理利用阻蝕劑可以得到所需的側壁外貌

  • 阻蝕劑淀積比刻蝕速率快（形成緩坡）

  • 阻蝕劑淀積比刻蝕速率慢（形成陡坡）

• 高密度等離子體刻蝕（HDP High Density Plasma）

  在濺射工藝中采用HDP可以提高濺射速率，在刻蝕系統中采用HDP可以提高刻蝕速率。兩者在結構上的區別在于前者使用同一個電源來產生高密度等離子體，后者實在硅片上外加一個電源來可控制硅片上的離子轟擊。

  HDP優點：

  • 反應室內氣壓低，且沒有降低刻蝕速率，各向異性好
  • 不用提高離子能量來提高刻蝕速率，不會增加對硅片的損傷

  兩種HDP系統：

  • 電子回旋加速器（ECR Electron Cyclotron Resonance）
  • 電感耦合等離子體（ICP Inductively Coupled Plasma）使用更廣泛，常用于深硅刻蝕

  ?

• Bosch工藝進行刻蝕硅深空（DRIE）

  刻蝕-鈍化交替進行，且淀積速率<刻蝕速率（D<E）

  最終效果如圖

• IC中常用薄膜的等離子刻蝕氣體

  單晶硅、多晶硅、二氧化硅、氮化硅都可用$C{F}_4$刻蝕

  鋁、鈦、氮化鈦用氯氣刻蝕

  光刻膠用氧氣刻蝕

• 刻蝕工藝的質量監測

  由于干法刻蝕選擇比不如濕法刻蝕，因此需要有終點監測系統以減少對下面材料的過度刻蝕

  由于等離子體發光顏色與強度與等離子體化學成分有關，因此可以利用光譜儀測定等離子體中某種元素的相對濃度，從而達到監控刻蝕過程的目的。

第七章 光刻工藝

7.1 圖形轉移技術與光刻膠

7.1.1 圖形轉移技術

• Lithography 光刻，就是把掩模版上的圖形轉移到硅片的過程

• 光刻與刻蝕的工藝流程

  IC技術水平常以器件的“特征尺寸”為標志，所謂特征尺寸就是IC能加工器件的最小尺寸，特征尺寸縮小的關鍵是光刻技術的不斷進步，其中涉及到曝光設備、感光材料、刻蝕設備等各種工藝的綜合。

  套刻精度：第二層掩膜套刻在第一層圖形上

  光刻膠厚度越薄，分辨率越高，可用于做細線條；同時針孔越多

7.1.2 光刻膠的種類和特性

• 光刻膠常含有四種成分：聚合物（作為圖形轉移的掩蔽層，承受刻蝕和注入過程）、感光劑（控制光化學反應）、溶劑、添加劑（染料，提高分辨率）

• 光刻膠的種類：

  • 正膠：曝光部分溶解（顯影后能保持線寬和形狀，耐化學腐蝕，適合離子刻蝕）
  • 負膠：曝光部分保留（感光速度高，但線條會變形，存在針孔）

• 留膜率：曝光顯影后非溶性膠膜厚度（如正膠的未曝光部分）與曝光前膠膜厚度之比。要求光刻膠有較高的留膜率

7.2 光刻工藝

7.2.1 勻膠、前烘

• 勻膠前的預處理：

  為提高光刻膠的附著性，常會有一道涂布增粘劑的工序，即“打底膜”（HMDS）

• 勻膠：將光刻膠滴到硅圓片上后，讓吸盤迅速升至2000~6000轉/min

• 硅片邊緣去膠（EBR Edge Bead Removal）

  硅片邊緣的光刻膠由于表面張力會形成圓珠型殘留，以及硅片背面的光刻膠，如果不去掉會影響成品率。

• 前烘（soft bake）

  目的是去除膠中幾乎所有的溶劑，提高光刻膠與襯底的粘附力

7.2.2 曝光、后烘

? 曝光就是將掩模版上的圖形成像到硅片上。后烘的目的是通過加熱，讓光化學反應充分完成

• 三種曝光方式

  • 接觸式曝光

    掩模版與光刻膠直接接觸，分辨率高但掩模版易損傷

  • 接近式曝光

    掩模版與光刻膠離開10~50微米，掩模版不易損傷但分辨率低

  • 投影式曝光（STEPPER）（分步重復光刻對準機）

    投影式曝光分1：1，4：1，5：1幾種

• 圖像對準

  IC制造過程中有很多掩模版

  以反相器電路為例：

  • 第一塊掩模版-漏源區
  • 第二塊掩模版-柵區
  • 第三塊掩模版-電極孔
  • 第四塊掩模版-鋁引線
  • 第五塊掩模版-鈍化層

  因此STEPPER重要指標就是套刻精度——最小尺寸的25%~30%左右

• 接觸式曝光機的十字對準法（暗版）

• 正面圖形對準

• 背面圖形對準

? 有些工藝需要在沒有對準記號的硅片背面進行加工，這就需要利用正面圖像上的對準記號進行對準，對背面的光刻膠曝光

7.2.3 顯影和堅膜

• 顯影是把曝光后的硅片用顯影液進行處理，既不能顯影不足，也不能顯影過度

  堅膜（hard bake）硅片接觸到水，如果后續工藝是濕法腐蝕很不利，所以需要烘干

7.3 影響光刻質量的因素

7.3.1 掩模版的缺陷

• 如圖形缺陷、線寬制造錯誤、外來顆粒沾污

7.3.2 硅片表面對光刻工藝的影響

• 描述平面度的方法之一是用峰谷間距（PV）表示，即圓片表面最高點與最低點之間的高度差。為保證分辨率，曝光時必須保證襯底上各點都處于成像透鏡的焦深范圍之內。
• 影響PV的因素
  • 硅片制備的機械加工誤差
  • 工藝過程中形成的臺階
  • 硅片與氧化膜由于熱失配引起的形變

7.3.3（4） 駐波效應對光刻工藝的影響

• 光垂直射向膠膜和襯底，如果膠下為鋁膜，入射光會在鋁與光刻膠的界面上反射，由于入射光與反射光是相干光，在界面反射時又存在180°的相移，光刻膠膜內就形成駐波。

  入射光與反射光干涉后形成波峰波谷，造成曝光過度或不足，光刻膠側壁形成鋸齒狀。

  負膠的駐波效應比正膠嚴重，**光源中包含幾種不同波長的紫外光或使入射光傾斜一定角度，或在硅片和光刻膠之間涂布抗反射層，**可以減小駐波效應

7.3.5 顯影對光刻工藝的影響

• 顯影不足會留下底模
• 溶解的膠沒沖干凈會造成沾污
• 顯影過度會對圖形質量有不利影響

第八章 掩模版制造

8.1 掩模版介紹

? 掩模版就是在玻璃板上先蒸發一層鉻，再刻蝕線條圖形

• 不同曝光方式需要不同的掩模版
• 亮版、暗版（圖形透光，是亮版，看著黑；圖形不透光，是暗版，看著亮）

8.2 掩模版上輔助圖形

? 掩膜上除了主要的器件版圖外，周圍有其它各種圖形。

• 光刻工藝的對準符號

  掩膜版上必須要有相應的對準標記，以便掩膜版對光刻機片臺和對硅圓片進行精確定位和對準

  • 暗版的對準符號

  • 亮版的對準符號

  • 監控光刻和刻蝕的胖瘦符號

8.3 PCM測試圖形

? 各個代工廠都有各自監測工藝質量的方法，所以都會專門設計測試管芯（Process Control Monitor，PCM），做掩膜版時，把這些測試圖形插在器件圖形中間

8.4 掩模版制造

• 電子束制版（能做很細的線寬，但是很慢）
• 光學圖形發生器制版（可得到不同大小和方位的圖形）

8.5 OPC技術（光學臨近效應修正）

? 實際與愿望的背離

? 隨著圖形細微化，更容易收到臨近圖形的影響，為此采取的修正方法就是OPC修正（Optical Proximity Correction）

8.6 移相技術

• 當圖形的尺寸小于曝光波長時，衍射現象會對圖像邊緣產生破壞

第九章 摻雜工藝

• 摻雜工藝有高溫擴散和離子注入兩種方式

9.1 高溫擴散

• 兩種擴散形式

  • 表面濃度始終保持不變，這種擴散是“恒定表面濃度擴散”，也叫“預淀積擴散”

  • 沒有外來雜質補充，僅限于擴散前積累在硅片表面無限薄層內的雜質，稱為“有限表面濃度擴散”，也叫“主擴散”，“推進擴散”

• 恒定表面濃度擴散方程

  $$Q_1={\int }_0^{\infty }C(x,t)dx=\frac{2}{\sqrt{\pi }}{C}_S\sqrt{D_1{t}_1}$$
  $Q_1$：預淀積擴散雜質劑量，單位是個/$c{m}^2$

  $C_s$：固定的表面濃度（常數），單位是個/$c{m}^2$

  $D_1$：擴散系數，單位是$c{m}^2/s$

  $t_1$：時間，單位是s

  說明：這里的擴散系數和時間的下標是為了和后面主擴散區分

  以$\sqrt{Dt}$為參變量，幾種特征擴散長度下預淀積擴散雜質濃度與深度的關系（深度為0處，表面濃度相等）

• 有限表面濃度擴散方程

  表面濃度$C_s$隨時間而降低
  $$C_s=C(0,t)=\frac{Q_2}{\sqrt{\pi D_2{t}_2}}$$
  $C_s$：固定的表面濃度，單位是個/$c{m}^2$

  $Q_2$：擴散雜質劑量（常數），單位是個/$c{m}^2$

  $D_2$：擴散系數，單位是$c{m}^2/s$

  $t_2$：時間，單位是s

  以$\sqrt{Dt}$為參變量，幾種特征擴散長度下，推進擴散雜質濃度與深度的關系（深度為0處，表面濃度不等，特征擴散長度越大，表面濃度越小）

• 兩步擴散法

  恒定表面濃度擴散決定了硅片內總的雜質劑量$Q_1$

  有限表面濃度擴散決定了雜質在硅片內的分布$C_s$

  兩步擴散的雜質分布
  $$C\left(x,t_1,t_2\right)=\frac{2}{\pi }{C}_S\sqrt{\frac{D_1{t}_1}{D_2{t}_2}}\exp \left(\frac{?x^2}{4D_2{t}_2}\right)$$
  $x$：距硅片表面的距離

  $t_1{t}_2$：分別是預擴散和主擴散的時間

  $D_1{D}_2$：分別是預擴散和主擴散的擴散系數

• 由于離子注入技術的發展，大多數摻雜工藝不再使用擴散法，但需要重摻雜時仍采用擴散方式

• 擴散方法

  擴散與氧化的設備統稱為Furnace

  • 固態源擴散系統
  • 氣態源擴散系統
  • 液態源擴散系統（自動化程度高，雜質量控制精準，能夠高濃度摻雜）

9.2 離子注入

9.2.1 離子注入技術和設備

• 離子注入與熱擴散法的比較

  離子注入可以通過分別調節注入離子的能量、數量，精確地控制摻雜的深度和濃度，可以保證摻雜的精確性和重復性。離子注入是物理過程，可以注入各種元素。

  熱擴散對于這兩個量都不能獨立控制，尤其是淺結器件。擴散法摻雜受到化學結合力、擴散系數及固溶度等限制。

  離子注入一般在室溫或低溫下進行，可減少高溫對器件的不良影響

  熱擴散時只能采用二氧化硅等少數耐高溫的介質作為掩蔽層，而離子注入可以采用光刻膠作為掩蔽膜

• 離子注入的應用

  • 調節硅中雜質的種類、濃度和深度
  • 利用離子注入產生的損傷，改變$Si,Si{O}_2,S{i}_3{N}_4$的腐蝕速率進行微細加工
  • 高能量、大劑量的氧注入，制作SOI硅圓片（效果不好，晶圓鍵合效果好）

• LDD（低摻雜漏極）

  當柵極寬度小于2$\mu m$時，源漏之間的偏壓導致的電場垂直分量將使電子隧穿進入氧化層，這就是熱電子效應，部分空穴會進入襯底。熱電子效應會造成MOS晶體管的閾值電壓、漏電流以及跨導發生漂移。

  LDD結構將漏區由兩部分組成，一部分是重摻雜的$N^{+}$區，而在于溝道相鄰處為低摻雜的$N^{?}$區。該結構的最大優點是可以將最大場強降低30%-40%。（漏極的空間電荷區展寬，$V_{DS}$中一部分可以降落在輕摻雜的漏區上）

• 離子注入機的主要部件

  • 離子源

  • 質量分析器（將特定元素分離出來）

    • 磁分析器
    • 正交電磁場分析器

  • 加速管（讓離子獲得能量）

  • 聚焦系統（減少離子在行進中的損失）

  • 掃描部件

    • 靜電掃描（為避免掃描線重合，兩個方向的掃描頻率不能成整數倍）
    • 機械掃描（利于散熱）
    • 混合掃描（一個方向靜電，一個方向機械）

  • 積分儀

    測量注入的離子總數
    $$N=N_{S}S=\frac{Q}{q}=\frac{1}{q}{\int }_0^{t}idt$$
    若注入束流是穩定電流I，則
    $$\begin{gathered} N_{S}S=\frac{It}{q} \\ t=\frac{q{N}_{S}S}{I} \end{gathered}$$

9.2.2 注入離子的射程分布

• 高能離子射入固體將和原子核和電子發生碰撞

  • 離子與核外電子碰撞，離子能量損失很小，均是小角度散射，多次散射后離子運動方向基本不變
  • 離子與原子核相碰，由于質量在同一量級，一次碰撞會損失較多能量并發生大角度散射，使靶原子核離開原來的晶格位置。造成晶體損傷，當劑量很高時，甚至可以使單晶硅嚴重損傷以至變成無定形硅

• 離子注入后的雜質分布LSS理論，大量離子碰撞后在靶中某一點停下來

  LSS理論研究的對象是非晶靶，對于單晶硅材料，如果注入時偏離晶體的主軸，可以把它假設為非晶靶。

  • 射程與投影射程

  • 平均投影射程$R_P$

    大量入射離子投影射程的統計平均值稱作平均投影射程

  • 標準偏差$\Delta R_P$

    各個入射離子的投影射程$x_p$分布在平均投影射程$R_P$周圍，用標準偏差$\Delta R_P$表示$x_p$的分散情況。
    $$\Delta R_P=[\overline{(x_p?R_p{)}^2}{]}^{\frac{1}{2}}$$

• 雜質濃度分布

  根據LSS理論，離子注入非晶靶后雜質濃度滿足高斯分布
  $$N\left(x_p\right)=N_{\max }\exp \left[?\frac{{\left(x_p?R_p\right)}^2}{2{\left(\Delta R_p\right)}^2}\right]$$
  $N_{max}$：峰值濃度

  $N(x_p)$：表示距靶表面深度為$x_p$處的注入離子濃度

  如果將雜質濃度分布對$x_p$積分，就得到硅片表面層中注入總離子數，即注入劑量Q，經簡化，可以得到注入劑量、標準偏差和峰值濃度之間的近似關系：
  $$N_{max}\approx \frac{0.4N_S}{\Delta R_P}$$
  $\Delta R_P$：標準偏差

  $N_S$：單位面積注入離子數（劑量），單位：個/$c{m}^2$

  $N_{max}$：峰值濃度，單位：個/$c{m}^3$

  根據LSS理論，已經將各種離子在不同能量下注入到硅、二氧化硅等常用材料中的平均投影射程和標準偏差等數據做成數據庫，需要時可以查表。

• 雙層靶注入

  LSS理論研究的是離子注入到單一材料的靶中，但高能離子注入會損傷硅片表面的結構，因此常常在離子注入前生長一層薄薄的$Si{O}_2$。

  設雙層靶分別由原子量為$M_1$及$M_2$兩種材料組成，對應的平均投影射程分別是$R_{P1},R_{P2}$，標準偏差是$\Delta R_{P1},\Delta R_{P2}$，$M_1$材料厚度為d，覆蓋在$M_2$上，則復合靶濃度分布為：

  離子濃度在$M_1,M_2$界面不連續，峰值濃度在$M_2$中

  峰值濃度據復合靶的距離為：
  $$R_{P2}^{{}^{\prime }}=(1?\frac{d}{R_{P1}})R_{P2}+d$$

9.2.3 離子注入的損傷與退火

• 注入離子的激活

  離子注入后，大部分離子在晶體中是間位雜質，結合自由電子后成為中性原子，不能起到導電作用，只有其成為替位雜質，才能提供導電性能。因此需要電激活。

• 減少離子注入損傷

  • 讓離子穿過一層薄氧化層后再注入到硅片中
  • 熱退火可以消除離子注入造成的損傷

• 由于高溫會對雜質分布產生影響，淺結工藝一般采用快速熱退火

9.2.4 離子注入的溝道效應

• 單晶靶中原子周期排列成點陣，因此靶對入射離子的阻止作用不再是各向同性，而與靶晶體取向有關。當離子沿一些特殊方向進入晶體時，軌道不再是無規則的，而是在軌道中前進，稱為“軌道運動”，當離子沿溝道前進時，來自靶原子的阻止作用要小得多，因此射程要大得多，這種現象稱作“溝道效應”
• 為避免溝道效應，IC生產中離子注入機會讓離子注入方向同硅片的法線方向偏離7°左右。

9.2.5 摻雜雜質的測量和分析

• 測量雜質濃度常用方法是四探針法測量薄膜電阻、霍爾效應測量總的載流子濃度

• 薄層電阻（方塊電阻）

  其中，$L，W，t$分別是薄層電阻的長、寬、厚，$\rho$是電阻率，單位是$\Omega ?cm$。

  把$\rho$與$t$的比值定義為$R_S$，就是薄層電阻（亦稱方塊電阻），單位為$\Omega /\square$

• 四探針法測薄層電阻

  四探針可以排成不同形狀，最常見的是排成一條直線。外面兩根探針之間加電流，里面的兩根探針之間測量電壓。計算比值再乘上修正因子就可得到薄層電阻。

  幾何修正因子與探針排列形狀及探針間距與擴散區深度的比值有關。

• 范德堡法測量薄層電阻

第十章 平坦化工藝

10.1 問題

• 隨著加工層數的增加，表面的臺階高差越來越大，淀積薄膜時若薄膜厚度小于線條高度，薄膜不連續；此外，高差太大使得光刻膠相差太大，圖像聚焦不在一個焦平面內，光刻后的線條粗細不均。
• 曝光時，焦距中心在光刻膠的中間位置才能達到最佳的光刻效果。

10.2 簡單的平坦化工藝

• 反刻法

  • 淀積$Si{O}_2$
  • 涂光刻膠（不均勻涂布）
  • 干法刻蝕光刻膠（由于多晶硅表面光刻膠較薄，那里的光刻膠很快被刻掉而露出二氧化硅）
  • 同步刻蝕光刻膠和二氧化硅，直到大部分光刻膠都被去除。反刻只能實現局部平坦化，并不能使平面完全平坦。

• 反刻法在硅通孔工藝中的應用

• 反刻法工藝制作sidewall

  為防止大劑量的源漏注入過于接近溝道從而導致溝道過短甚至漏源聯通，在CMOS多晶硅柵的兩側要形成側墻。

  • 首先在薄膜區淀積一層二氧化硅
  • 反刻法，各向異性，刻掉垂直方向的二氧化硅，留下側壁形成sidewall

• BPSG回流法

  首先淀積BPSG，接著回流，使表面平坦化

• SOG涂布法（Spin on Glass）

  把二氧化硅乳膠溶液用旋涂的方式涂布在硅片上實現平坦化

10.3 CMP工藝（化學機械拋光）

• 主要用于銅布線、硅片的減薄工藝

  氮化鈦用作阻擋層，鎢作電極

10.4 LOCOS工藝

• local oxidation of silicon 硅的局部氧化

• 場區氧化層一般大于5000埃，為了使開啟電壓盡量大

• 氧化——長氮化硅——光刻，腐蝕氮化硅——去膠清洗離子注入——場區氧化——去氮化硅、去薄氧化層

• 降低鳥嘴效應（bird’s beak）

  在氮化硅下淀積一層多晶硅作為緩沖層，消耗掉橫向擴散的氧

• 氮化硅工藝中有一層薄氧化層——減少應力

• 離子注入中有一層薄氧化層——減少晶格損傷

第12章 微細加工

12.1 微型結構和元件

• 利用IC制造工藝，在硅襯底或其他材料上制作微型的結構和元件

12.2 微細加工工藝

12.2.1 體硅腐蝕技術

• 單晶硅的各向同性腐蝕

  氫氟酸-硝酸溶液

• 單晶硅的各向異性腐蝕

  氫氧化鉀溶液，最終會形成漏斗結構

• 硅的高濃度摻雜對腐蝕速率的影響

  高摻雜硼后硅的腐蝕速度幾乎為0，而二氧化硅在氫氟酸中腐蝕速率很高，因此常用高濃度摻雜層作濕法腐蝕的掩蔽膜

12.2.2 LIGA技術

• 在金屬襯底上旋涂幾百微米的PMMA層，用X射線曝光，顯影后得到一級結構，接著在一級結構凹槽內電鍍金屬，去PMMA后得到全金屬的二級結構，最后將聚合物注入二級結構進行模塑，取出金屬模后得到聚合物形成的第三級結構。

12.2.3 多層光刻膠成像技術

• 在高低不平的硅片表面制作細線條

• 涂厚光刻膠——涂薄光刻膠——薄膠曝光顯影——厚膠曝光顯影、腐蝕薄膜

12.2.4 剝離技術（lift off）

• 剝離技術是傳統光刻技術的一種應用，與傳統光刻的區別有：

  • 不需要腐蝕金屬膜
  • 先旋涂光刻膠還是先淀積金屬膜

• 工藝流程為：

  勻膠、曝光、顯影、堅膜——淀積金屬層——去光刻膠

• 多層光刻膠成像技術可實現光刻膠的T型剖面

第13章 封裝技術

13.1 封裝基礎知識

• 管芯+外殼——器件

  封裝就是給管芯和PCB線路板之間提供信號互連、電源分配、機械支撐、芯片保護和導熱通道

• 金屬、陶瓷封裝屬于氣密封裝；塑料、有機基板封裝屬于非氣密封裝

• 根據器件在PCB上的安裝方式區分

  • 通孔插裝式（PTH：Pin through hole）

    元件引出端是插入式引線

  • 表面安裝式（SMT：Surface mount technology）

    元件引出端是扁平引線、焊球、焊盤、凸點

• 不同封裝所占PCB面積

  • QFP 100% quad flat package
  • TAB 44% tape automated bonding 載帶自動接技術
  • COB 25% chip on board
  • CSP 13% chip scale package
  • Flip chip 11% 倒裝芯片

13.2 新型封裝技術

• BGA技術 ball grid array

  • BGA封裝的芯片安裝方式

    • 采用傳統引線鍵和將芯片和基板連接

    • 采用C4技術和Flip chip技術將芯片安裝在基板上

  • C4技術 可控熔塌芯片連接

  • C4和BGA的區別

• CSP技術

  CSP大小比BGA小（芯片級封裝）

• WLP技術（圓片級封裝）

  COB：沒有外殼，直接用黑膠保護chip

  附加工藝包括：在硅片上制作焊球、金凸點，將其他器件鍵合到硅圓片上

• 在硅圓片上制作焊料球

  • 電鍍法
  • 植球法
  • 絲網印刷法（焊料回流成球）

• TSV技術

  • TSV用于存儲器疊裝

  • TSV用于制作轉接板

  本身芯片硅和BT基板膨脹系數不同，有應力會影響可靠性，所以需要TSV作為轉接板

  Si片可以是裸片制作TSV轉接板，也可做IC的硅片，實現3D封裝

• 3D技術

  PiP（堆疊封裝）

  PoP（堆疊組裝）

• Fan out技術

bonding 載帶自動接技術

• COB 25% chip on board
• CSP 13% chip scale package
• Flip chip 11% 倒裝芯片

13.2 新型封裝技術

• BGA技術 ball grid array

  • BGA封裝的芯片安裝方式

    • 采用傳統引線鍵和將芯片和基板連接

    • 采用C4技術和Flip chip技術將芯片安裝在基板上

  • C4技術 可控熔塌芯片連接

  • C4和BGA的區別

• CSP技術

  CSP大小比BGA小（芯片級封裝）

• WLP技術（圓片級封裝）

  COB：沒有外殼，直接用黑膠保護chip

  附加工藝包括：在硅片上制作焊球、金凸點，將其他器件鍵合到硅圓片上

• 在硅圓片上制作焊料球

  • 電鍍法
  • 植球法
  • 絲網印刷法（焊料回流成球）

• TSV技術

  • TSV用于存儲器疊裝

  • TSV用于制作轉接板

  本身芯片硅和BT基板膨脹系數不同，有應力會影響可靠性，所以需要TSV作為轉接板

  Si片可以是裸片制作TSV轉接板，也可做IC的硅片，實現3D封裝

• 3D技術

  PiP（堆疊封裝）

  PoP（堆疊組裝）

• Fan out技術

總結

以上是生活随笔為你收集整理的集成电路制造工艺及设备的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。