二．實(shí)驗(yàn)內(nèi)容
1．L-edit的使用說明

L-Edit是一個(gè)圖形編輯器，它允許生成和修改集成電路掩模版上的幾何圖形。鼠標(biāo)接口允許用戶執(zhí)行一般圖形操作。既可使用鼠標(biāo)訪問下拉菜單也可以使用鍵盤來調(diào)用L-Edit命令。

使用文件、單元、連接器、掩?；獊砻枋霾季衷O(shè)計(jì)，一個(gè)文件可以有任意多個(gè)單元組成，在典型設(shè)計(jì)中，這些單元可以有層次關(guān)系，也可以相互獨(dú)立，單元可以包括任意數(shù)量的掩?；瓦B接件，以及兩者的組合，掩模單元由矩形、圖、直線、多邊形和技術(shù)層端口組成。

完全層次性的單元可以包含別的單元的連接件。一個(gè)連接件是一個(gè)單元的“拷貝”，如果編輯連接單元，這種改變將反映到那個(gè)單元的所有連接件上。
L-Edit對(duì)層次不作限制。單元可以包含單元的連接件，被包含的單元又可以包含別的連接件。這樣就形成了單元層次。在層次結(jié)構(gòu)中可以有任意級(jí)。
L-Edit不能用于分離的層次結(jié)構(gòu)，連接件和基元幾何圖形都可以存在于層次結(jié)構(gòu)的任意級(jí)中的同一單元內(nèi)。

L-Edit是一個(gè)低層次的全定制掩模編輯器，該編輯器不能執(zhí)行層的自動(dòng)轉(zhuǎn)換。

L-Edit是一個(gè)高層規(guī)劃工具。用戶可以選擇要顯示的連接件，它顯示一個(gè)邊框，中間顯示單元名，也可以顯示掩模幾何圖形。使用內(nèi)部隱藏時(shí)，可以操作用戶設(shè)計(jì)的大型芯片級(jí)塊，以獲得所需要的層規(guī)劃。用戶可使用用于操作基元的幾何圖形的命令。

L-Edit能輸出兩種掩模布局交換格式（CIF,GDSⅡ）以及Tanner Research公司的二進(jìn)制數(shù)據(jù)庫的格式TDB（Tanner Data Base），L-Edit能夠讀取CIF（Caltech Intermediate Form）和TDB文件。
Calma GDS格式，簡稱GDSII 格式，是一種應(yīng)用最為廣泛的格式，它幾乎能
表示版圖的各種圖形數(shù)據(jù)，GDSII是一種二進(jìn)制數(shù)據(jù)流（stream）的格式，文件內(nèi)以一種變長記錄作為數(shù)據(jù)流的單位。由于GDSII文件是二進(jìn)制的數(shù)據(jù)流形式，讀和寫都是由專門程序進(jìn)行，因而無法直接讀懂或?qū)λ薷摹?CIF格式是一種ASCII碼的文本格式，人們可以在文本編輯器中讀、寫CIF文件

（下面的所有操作都是建立在WINDOWS下的Version 7.12基礎(chǔ)之上

① L-Edit屏幕區(qū)域
（如下圖所示）分三個(gè)主要部分:方式杠，菜單杠，工作區(qū)

方式杠是屏幕左方的垂直空間，它顯示了當(dāng)前L-Edit操作的信息。顯示的信息包括文件和單元名，層的顏色和色彩選擇，畫繪圖工具和鼠標(biāo)功能。鼠標(biāo)鍵功能的區(qū)域在狀態(tài)或選擇有變化的情況下會(huì)自動(dòng)更新，以反映鼠標(biāo)的當(dāng)前功能。

菜單杠是屏幕頂部的水平空間，在菜單杠中可以看到下拉式菜單標(biāo)題的名字File, Edit, View, Draw, Cell, Setup, Tools, Windows, Help，每個(gè)菜單都為L-Edit功能列出了指令。鼠標(biāo)允許用戶顯示一個(gè)菜單以及選擇一個(gè)執(zhí)行指令。

以下是對(duì)各種菜單及其功能的簡要描述：
File菜單為讀寫設(shè)計(jì)文件和打印提供指令
Edit菜單提供了主要的編輯指令
View菜單為操作或修改工作窗口提供了指令
Cell菜單為開、關(guān)及各種操縱單元提供了指令
Setup菜單提供了一些指令，這些指令控制者不同的定制選擇，如調(diào)色板，層設(shè)置等
Tools菜單為主要的實(shí)用程序，如設(shè)計(jì)規(guī)則檢驗(yàn)器（DRC）,布線器（Place and Route）
Windows菜單為瀏覽窗口
Help菜單為幫助文件

工作區(qū)是屏幕上的其他部分，它定義了一個(gè)可以建立、觀察和編輯目標(biāo)的窗口。L-Edit窗口可以移動(dòng)到一個(gè)新的布局區(qū)里或能增大它的放大率以及包含一個(gè)更大的區(qū)域。可以根據(jù)所需細(xì)節(jié)的多少的情況來使用這些技術(shù)來觀察整個(gè)布局區(qū)。

② 基本對(duì)象編輯
L-Edit支持對(duì)象
L-Edit支持九種對(duì)象：框、直線、圖、多邊形、圓形、扇形、圓環(huán)形，端口和單元連接元件，所有對(duì)象可以用同樣的方式來建立和編輯，移動(dòng)和選擇。
L-Edit不能對(duì)用戶繪制的圖形進(jìn)行修改。L-Edit是面向?qū)ο蟮脑O(shè)計(jì)工具，而不是位圖編輯器。

單擊屏幕左邊用于技術(shù)層選擇的彩色正方形中的左鼠標(biāo)鍵。彩色正方形將凹陷以確定當(dāng)前層，用戶生成的所有目標(biāo)將在這一層中繪出。
隱藏和顯示層
當(dāng)指向?qū)訁^(qū)中的某一技術(shù)層時(shí)，擊中鼠標(biāo)右鍵時(shí)，會(huì)彈出有關(guān)改層及所有層的隱藏、顯示等各種選擇。

L-Edit包括許多為自身使用的專用層，這些層與L-Edit環(huán)境中的多種結(jié)構(gòu)相對(duì)應(yīng)，柵格、起點(diǎn)、拖動(dòng)框、單元輪廓和錯(cuò)誤的出現(xiàn)是可以控制的，就像控制幾何圖形層那樣。

③ 基本設(shè)計(jì)編輯
介紹用于建立和編輯作為整個(gè)IC布局的基本模塊的設(shè)計(jì)單元的基本函數(shù)
單元的構(gòu)成
單元主要由兩大部分組成，單元基元（primitives）是描述單元功能的實(shí)際單元內(nèi)容和目標(biāo)。單元連接器（instances）將單元與其他單元連接起來。一個(gè)連接器包含了兩個(gè)單元連接時(shí)的位置和方向信息。在有效設(shè)計(jì)中，單元、它們的基元和連接器結(jié)合在一起，構(gòu)成了一個(gè)倒置的數(shù)狀層次結(jié)構(gòu)。
單元的使用、打開、及拷貝
可以在Cell下拉菜單欄中進(jìn)行使用單元，打開已存單元，編輯新的單元和拷貝單元等的有關(guān)操作。
連接元件

單元連接件（instances）用于將單元放到布局中特定的位置和方向構(gòu)造單元布局。這樣如果一個(gè)單元在設(shè)計(jì)中多次用到，改變那個(gè)單元可以一次完成，這種改變將反映到那個(gè)單元的所有連接元件上。

在L-Edit中可以用View菜單下的Show/Hide inside 命令來顯示兩個(gè)連接起來的單元的關(guān)系。

Append命令可用于把一個(gè)單元拷貝到另一個(gè)存在的單元上，追加命令可以拷貝單元的連接元件和基元，并把它們和目標(biāo)單元連接起來。

④ 顏色及調(diào)色板的設(shè)置
層配置
L-Edit支持無限多的設(shè)計(jì)層，每層的物體圖案都用唯一的一種顏色和點(diǎn)陣圖案進(jìn)行填充，且可以根據(jù)需要改變。在Setup菜單的Layer命令還可以用來編輯當(dāng)前設(shè)計(jì)文件的層結(jié)構(gòu)，而且還可以修改生成屏幕層的顏色、圖案。
調(diào)色板配置
L-Edit的調(diào)色板包含256種不同的顏色，要修改顏色調(diào)色板，可從Setup菜單中選擇Palette命令。

⑤ 設(shè)計(jì)規(guī)則檢查
L-Edit允許使用設(shè)計(jì)規(guī)則檢查器（DRC）來檢查一個(gè)單元中的元素中有那些與幾何約束沖突。這些規(guī)則的準(zhǔn)確性質(zhì)取決與制造你所設(shè)計(jì)的芯片的廠商所作的規(guī)定。例如一個(gè)設(shè)計(jì)規(guī)則可能是對(duì)某個(gè)層上兩個(gè)分離物體之間的最小距離的要求，可以據(jù)此要求設(shè)置參數(shù)，然后執(zhí)行DRC來檢查設(shè)計(jì)是否與規(guī)則沖突。設(shè)計(jì)規(guī)則可以用Setup菜單下的DRC命令設(shè)置。

（1）集成電路設(shè)計(jì)概述
集成電路設(shè)計(jì)包括邏輯設(shè)計(jì)（或功能）設(shè)計(jì)、電路設(shè)計(jì)、版圖設(shè)計(jì)和工藝設(shè)計(jì)。通常有兩種設(shè)計(jì)途徑：正向設(shè)計(jì)、逆向設(shè)計(jì)。

正向設(shè)計(jì)是指由電路指標(biāo)、功能出發(fā)，進(jìn)行邏輯設(shè)計(jì)（子系統(tǒng)設(shè)計(jì)），再由邏
輯圖進(jìn)行電路設(shè)計(jì)，最后由電路進(jìn)行版圖設(shè)計(jì)，同時(shí)還要進(jìn)行工藝設(shè)計(jì)。

逆向設(shè)計(jì)又稱解剖分析，其作用在于仿制，可獲取先進(jìn)的集成電路設(shè)計(jì)和制造的秘密。

無論正向還是逆向設(shè)計(jì)，在由產(chǎn)品提出電路圖和邏輯關(guān)系后，以后的過程都一樣，都是進(jìn)行版圖設(shè)計(jì)。

版圖是集成電路設(shè)計(jì)的最后階段的產(chǎn)物。版圖設(shè)計(jì)就是按照線路的要求和一定的工藝參數(shù)，設(shè)計(jì)出元件的圖形并排列互連，以設(shè)計(jì)出一套供IC制造工藝中使用的光刻掩模版的圖形，稱為版圖或工藝復(fù)合圖。

在版圖設(shè)計(jì)中要遵守版圖設(shè)計(jì)規(guī)則。所謂版圖設(shè)計(jì)規(guī)則，是指為了保證電路的功能和一定的成品率而提出的一組最小尺寸，如最小現(xiàn)款、最小可開孔、線條之間的最小間距、最小套刻間距等。只要遵守版圖設(shè)計(jì)規(guī)則，所設(shè)計(jì)出的版圖就能保證生產(chǎn)出具有一定合格率的合格產(chǎn)品。

另外，設(shè)計(jì)規(guī)則是設(shè)計(jì)者和電路生產(chǎn)廠家之間的接口，由于各廠家的設(shè)備和工藝水平不同，因此各廠家所提供給設(shè)計(jì)者的設(shè)計(jì)規(guī)則也是不同的。設(shè)計(jì)者只有根據(jù)廠家所提供的設(shè)計(jì)規(guī)則進(jìn)行版圖設(shè)計(jì)，所設(shè)計(jì)出的版圖才能在該廠家生產(chǎn)出具有一定成品率的合格產(chǎn)品。

通常可把版圖設(shè)計(jì)規(guī)則分為兩種類型。
第一類叫做“自由格式”，目前一般雙極型集成電路的研制和生產(chǎn)。通常采用這類設(shè)計(jì)規(guī)則，在這類規(guī)則中，每個(gè)被規(guī)定的尺寸之間，沒有必然的比例關(guān)系。這種方法的好處是各尺寸可相對(duì)獨(dú)立的選擇?？梢园衙總€(gè)尺寸定得更合理，所以電路性能好，芯片尺寸小。缺點(diǎn)是對(duì)于一個(gè)設(shè)計(jì)級(jí)別，就要有一整套數(shù)字，而不能按比例放大、縮小。

第二類叫做“規(guī)整格式”。在這類規(guī)則中，把絕大多數(shù)尺寸規(guī)定為某一特征
尺寸λ的某個(gè)倍數(shù)。這樣一來，就可使整個(gè)設(shè)計(jì)規(guī)則簡化。規(guī)整格式的好處是設(shè)計(jì)規(guī)則簡化了，對(duì)于不同的設(shè)計(jì)級(jí)別，只要代入相應(yīng)的λ值即可，有利于版圖的計(jì)算機(jī)輔助設(shè)計(jì)。不足之處是，有時(shí)增加了工藝難度，有時(shí)浪費(fèi)了部分芯片面積，而且電路性能也不如自由格式。

版圖設(shè)計(jì)總的原則是即要充分理由硅片面積，又要在工藝條件允許的限度內(nèi)
盡可能提高成品率。版圖面積（包括壓焊點(diǎn)在內(nèi)）盡可能小接近方形，以減小每個(gè)電路實(shí)際占有面積。生成實(shí)踐表面，當(dāng)芯片面積降低10％，則每個(gè)大圓片上的管芯成品率可以提高15％—20％。下面討論版圖設(shè)計(jì)時(shí)所應(yīng)遵循的一般原則。

① 隔離區(qū)的數(shù)目盡可能少
pn結(jié)隔離的隔離框面積約為管芯面積的三分之一，隔離區(qū)數(shù)目少，有利于減小芯片面積。集電極電位相同的晶體管，可以放在同一隔離區(qū)，二極管按晶體管原則處理。全部電阻可以放在同一隔離區(qū)，但隔離區(qū)不宜太大，否則會(huì)造成漏電流大，耐壓低。為了走線方便，電阻也可以放在幾個(gè)隔離區(qū)內(nèi)。

② 注意防止各種寄生效應(yīng)
隔離槽要接電路最負(fù)電位，電阻島的外延層接最高電位。輸入與輸出端盡可能遠(yuǎn)離，以防止,不應(yīng)有的影響。電阻等發(fā)熱元件要放在芯片中央，使芯片溫度分布均勻

③ 設(shè)計(jì)鋁條時(shí)的注意事項(xiàng)
設(shè)計(jì)鋁條時(shí)，希望鋁條盡量短而寬。鋁條本身也要引入串連電阻，因此也需計(jì)算鋁條引入的串聯(lián)電阻對(duì)線路的影響。鋁條不能相交，有不可避免的交叉線時(shí)，可讓一條或幾條鋁條通過發(fā)射極管的發(fā)射區(qū)間距或發(fā)射區(qū)與基區(qū)間距，也可從電阻上穿過，但不應(yīng)跨過三次氧化層。必須采用“磷橋”穿接時(shí)，要計(jì)算“磷橋”引入的 附加電阻對(duì)電路特性的影響。一般不允許“磷橋”加在地線上。但在IC設(shè)計(jì)時(shí)應(yīng)盡可能避免使用擴(kuò)散條穿接方式，因?yàn)閿U(kuò)散條不僅帶來附加電阻和寄生電容，同時(shí)還占據(jù)一定的面積。

④ 保證元件的對(duì)稱性

⑤ 接線孔盡可能開大
凡需接地的發(fā)射極、電阻等，不能只靠在隔離槽上開的接觸孔接地，要盡可能讓地線直接通過該處。接地線盡可能地沿隔離槽走線。接電源地引線應(yīng)盡短而寬。接VCC地電源應(yīng)盡可能開大些。集電極等擴(kuò)散磷孔應(yīng)比其他接觸孔大。

⑥ 鋁條適當(dāng)蓋住接觸孔，在位置空的地方可多覆蓋一些，走線太緊時(shí)，也可只覆蓋一邊。

⑦ 為了減小版面同時(shí)又使走線方便、布局合理，個(gè)電阻的形狀可以靈活多樣，小電阻可用隱埋電阻。各管電極位置可以平放和立放。

⑧ 確定光刻的基本尺寸。
根據(jù)工藝水平和光刻精度定出圖形即各個(gè)擴(kuò)散孔間距的最小尺寸，其中最關(guān)鍵的是發(fā)射極接觸孔的尺寸和套刻間距。集成晶體管是由一系列相互套合的圖形所組成，其中最小的圖形是發(fā)射極接觸孔的寬度，所有往往選用設(shè)計(jì)規(guī)則中的最小圖形尺寸作為發(fā)射極接觸孔。

其他圖形都是在此基礎(chǔ)上考慮圖形見的最小間距而進(jìn)行逐步套合、放大。最小圖形尺寸受到掩模對(duì)中容差，在擴(kuò)散過程中的橫向擴(kuò)散、耗盡層擴(kuò)散等多種因素的限制。如果最小圖形尺寸取得過小，不僅工藝水平和光刻精度達(dá)不到，也會(huì)使成品率下降，如果取得過大，則會(huì)使芯片面積增大，使電路性能和成本都受到影響。

所以選取最小圖形尺寸應(yīng)切實(shí)根據(jù)生產(chǎn)上具體光刻、制版設(shè)備的精度，操作人員的熟練程度以及具體工藝條件來確定。在一定工藝水平下，版圖上光刻基本尺寸放得越寬，則版圖面積越大，瞬態(tài)特性因寄生電容而受到影響。如尺寸扣得越緊，則為光刻套刻帶來困難，光刻質(zhì)量越難保證。這兩中情況都會(huì)影響成品率。通常在保證電路性能得前提下適當(dāng)放寬尺寸。

下面以雙極型集成電路為例，來說明集成電路中元件的形成過程以及版圖設(shè)計(jì)的一般過程。雙極集成電路的基本制造工藝，可初略的分為兩類：一類為在元器件間要作電隔離區(qū)。隔離的方法有多種。另一類為元器件間自然隔離。I2L電路采用了這種制造工藝。
由典型的PN結(jié)隔離的摻金TTL電路工藝制作的集成電路中的晶體管的剖面圖如下，它基本上由表面圖形（由光刻掩模決定）和雜質(zhì)濃度分布覺定。下面結(jié)合工藝流程來介紹雙極型集成電路中元件的形成過程及其結(jié)構(gòu)（如下圖），以此來說明集成電路的設(shè)計(jì)。


① 第一版——P+隔離版擴(kuò)散孔光刻
隔離版的目的是在硅襯底上形成許多孤離的外延小島，以實(shí)現(xiàn)個(gè)元件間的電絕緣。實(shí)現(xiàn)隔離的方法很多。有反偏PN結(jié)隔離，介質(zhì)隔離，PN結(jié)—介質(zhì)混和隔離等。在集成電路中，P型襯底接最負(fù)電位，以使隔離結(jié)處于反偏，達(dá)到各島之間電絕緣的目的。
隔離擴(kuò)散孔的掩模版圖形及隔離擴(kuò)散后的芯片剖面如下圖：


② 第二版——P型基區(qū)擴(kuò)散孔（高硼擴(kuò)散）光刻，
此次光刻決定NPN管的基區(qū)的圖形?；鶇^(qū)擴(kuò)散孔的掩模圖形及基區(qū)擴(kuò)散后的芯片剖面如下圖：


③ 第三版——B、E低硼擴(kuò)散
由于要在N型襯底上形成P型區(qū)域，必須進(jìn)行P型擴(kuò)散，低硼擴(kuò)散后的掩模版圖形及B、E擴(kuò)散后的芯片剖面如下圖：


④ 第四版——E、C窗口N+擴(kuò)散孔光刻
由于只有當(dāng)N型硅的雜質(zhì)濃度ND≥1019cm-3時(shí)，才能形成歐姆接觸，所以必須進(jìn)行集電極、發(fā)射極接觸孔N+擴(kuò)散。此次光刻版的掩模圖形和N+發(fā)射區(qū)擴(kuò)散后的芯片剖面如下圖：


⑤ 第五版——引線接觸孔光刻
此次光刻的掩模版圖形如下圖：


⑥ 第六版——金屬內(nèi)連線光刻，對(duì)引線孔蒸鋁
此次光刻版的掩模圖形及反刻鋁形成金屬化內(nèi)連線后的芯片復(fù)合圖及剖面圖如下圖：


（4）TTL集成電路的版圖設(shè)計(jì)步驟
由于TTL集成電路中的元器件，相互之間要需要電隔離。只有當(dāng)它們所處的隔離島（外延層等電位時(shí)，才能共島。例如兩個(gè)集電極電位相等的NPN管可以共島，各基區(qū)擴(kuò)散電阻原則上可共島，兩個(gè)基極電位相等的PNP管可以共島，等等；另外，元器件的面積、尺寸與通過它們的電流有關(guān)，與工藝水平有關(guān)等。所以TTL集成電路版圖設(shè)計(jì)，首先要?jiǎng)澐指綦x島，將元件分成若干個(gè)獨(dú)立的設(shè)計(jì)單元，然后按參數(shù)的要求進(jìn)行元器件的圖形，尺寸的設(shè)計(jì)，再將這些單元進(jìn)行布局和布線，形成版圖。具體講有如下的步驟：
①劃分隔離區(qū)
②基本設(shè)計(jì)條件的確定，包括采用的工藝，基本的工藝設(shè)計(jì)參數(shù)和版圖設(shè)計(jì)規(guī)則。
③各單元的圖形設(shè)計(jì)，集成電路中各元器件的圖形和尺寸，取決于它在集成電路中的作用以及對(duì)參數(shù)的要求，所有尺寸的設(shè)計(jì)要符合版圖設(shè)計(jì)規(guī)則的要求。所以在進(jìn)行各單元的圖形、尺寸設(shè)計(jì)前，首先要對(duì)電路進(jìn)行分析。
④ 布局，即把元器件按照電路的要求以及連線的要求，安排在合適的位置上。
⑤ 布線，即按照電路的連接關(guān)系以及連線的要求，把元器件連接成電路的符合版圖。
3．具體集成電路設(shè)計(jì)講解
以一個(gè)以15個(gè)器件的集成電路版圖（如下）為例，來講解集成電路設(shè)計(jì)中的常用元件及常用功能單元的設(shè)計(jì)方法。


在該集成電路中中有兩種工藝條件可供選擇，一為采用N well（即圖中的灰色版）工藝，二為采用P＋隔離島的工藝（即圖中的紅色版）。其中除去定位圖形以及特定標(biāo)記外，共有15個(gè)器件，下面將分別對(duì)每個(gè)器件的核心結(jié)構(gòu)參數(shù)和工作原理作概要的圖文說明，并介紹有關(guān)的設(shè)計(jì)規(guī)則。以使初步掌握集成電路中常用元件即常用功能單元的設(shè)計(jì)，然后在此基礎(chǔ)之上進(jìn)行集成電路的合理布局，完成集成電路的設(shè)計(jì)。
現(xiàn)將圖中的單元分別從上到下作具體的講解：

圖A為1K的電阻單元、以及一個(gè)二極管單元，采用P-擴(kuò)散

有關(guān)電阻的阻值的初略估算為（如圖所示）

式中Rs為擴(kuò)散層的薄層電阻，即方寸電阻R口，L、W分別為電阻器的寬度和長度。

上式是一個(gè)長方形導(dǎo)電薄層的電阻的計(jì)算公式，實(shí)際的擴(kuò)散電阻的圖形并不是這么簡單，而是有引出端，大電阻還有拐角，雜質(zhì)的橫向擴(kuò)散引起電阻條寬的增大，因此要根據(jù)實(shí)際情況加以修改。

圖A中的P＋和N+之間的擴(kuò)散結(jié)形成一個(gè)二極管。集成電路中的二極管，多數(shù)是通過對(duì)晶體管的不同接法而形成的，所以不增加新的工序，且可靈活地采用不同的接法得到電參數(shù)不同的二極管，以滿足集成電路的不同要求。在集成電路中可以利用單獨(dú)的一個(gè)硼擴(kuò)散結(jié)形成的二極管

圖B為1K的電阻單元,以及一個(gè)二極管單元，采用P＋擴(kuò)散

圖C為1K的電阻單元，不包含簡單二極管，采用N＋擴(kuò)散，
其分析設(shè)計(jì)方法同圖A所示。

圖D為結(jié)深6單元測試圖形。在圖中共有6個(gè)擴(kuò)散單元，每個(gè)單元P型擴(kuò)散區(qū)之間的間距分別為6um，7 um，8 um，9 um，10 um，11 um，12 um，通過每個(gè)間距之間的測試，判別具體的橫擴(kuò)散距離是以上數(shù)字中的哪一個(gè)。

圖E為結(jié)深測試2單元圖形。在隔離島擴(kuò)散過程中，為了測試擴(kuò)散結(jié)的深度，在擴(kuò)散處開窗口引出電極，通過測試就能知道擴(kuò)散深度是否達(dá)到要求。

圖F為可控硅、橫向PNP管。如剖面圖所示，A,D,C構(gòu)成PNP管，A和B 構(gòu)成可控硅觸發(fā)方式，其中D,P+發(fā)射極，P+集電極構(gòu)成表面（橫向）PNP晶體管。

圖G為多發(fā)射極、多基極多集電極功率NPN晶體管。由于要提供大的功率，采用梳狀結(jié)構(gòu)也稱叉指式結(jié)構(gòu)。將發(fā)射區(qū)、集電區(qū)分割成許多狹長的區(qū)域，并用金屬化電極條把他們并聯(lián)起來，再在這些狹長的發(fā)射區(qū)、集電區(qū)之間配置并聯(lián)的基區(qū)電極條，這樣就構(gòu)成了如圖所示的梳狀結(jié)構(gòu)。

由于并聯(lián)結(jié)構(gòu)大大增加了基區(qū)和發(fā)射區(qū)以及集電區(qū)之間的擴(kuò)散結(jié)的面積，這樣工作時(shí)的并聯(lián)電流就能大大提高功率。

圖H為簡單三極管測試圖形。通過最基本三極管結(jié)構(gòu)的測試，來了解三極管的工作特性。圖中有兩個(gè)集電極，一個(gè)為有N+擴(kuò)散孔，另一個(gè)沒有N+擴(kuò)散孔直接在N型外延層上開窗口作集電極測試。

圖I為單基極發(fā)射極，環(huán)集電極晶體管測試單元（未蒸鋁）。做成環(huán)集電極的形狀也是為了增加基區(qū)和發(fā)射區(qū)以及集電區(qū)之間的擴(kuò)散結(jié)的面積，以此來增加并聯(lián)電流提高功率。

圖J功率三極管測試圖形，包括蒸鋁和未蒸鋁。該功率三極管為梳狀結(jié)構(gòu)發(fā)射極與基極，環(huán)形集電極，目的是為了增加基區(qū)、發(fā)射區(qū)以及集電區(qū)直接擴(kuò)散結(jié)的面積，以增加工作電流提高功率輸出。作未蒸鋁區(qū)域的目的是為了作與蒸鋁區(qū)域的器件的特性，并且在未蒸鋁區(qū)域采用弧形邊沿?cái)U(kuò)散，這樣可以大大提高功率器件的耐壓。

圖K兩管單元簡化與非門，其等效電路圖如上，該圖中用到雙發(fā)射極NPN晶體管作為與非門兩輸入端，其中雙發(fā)射極NPN晶體管結(jié)構(gòu)的剖面圖如下。第二級(jí)采用梳狀結(jié)構(gòu)功率晶體管。

圖L 為MOS 電容器，在雙極集成電路中，常使用的集成電容器有反偏PN結(jié)電容器和MOS電容器。

PN結(jié)電容器的制作工藝和NPN管工藝兼容，但其阻值做不大。由于發(fā)射結(jié)的零偏單位面積電容CjA0大，但擊穿電壓低，約為6—9V，集電結(jié)的零偏單位面積電容CjA0小，但其擊穿電壓高，大于20V，如要提高PN結(jié)零偏單位面積電容CjA0,可采用如上圖所示的發(fā)射區(qū)擴(kuò)散層—隔離層—隱埋層PN結(jié)電容結(jié)構(gòu)。

MOS電容器的結(jié)構(gòu)如上圖所示，它的下電極為N+發(fā)射區(qū)擴(kuò)散層，上電極為鋁膜，中間介質(zhì)為SiO2,厚度大于1000A，所有這層介質(zhì)對(duì)工藝的要求較高，一般需要額外的工藝制作，其他工藝與NPN管兼容。由半導(dǎo)體物理知，在一般情況下MOS電容器的電容值CMOS和電容器兩端的電壓VMS以及下電極摻雜濃度有關(guān)。實(shí)驗(yàn)表明，當(dāng)下電極用N+發(fā)射區(qū)擴(kuò)散層，且摻雜濃度N≈1020/cm3時(shí)，只有氧化層厚度tox>0.1um，就可以認(rèn)為這類電容器的電容值CMOS與工作電壓及信號(hào)頻率無關(guān)。



圖M為NMOS簡單非門，其等效電路如圖所示，為了防止寄生溝道以及P管和N管的互相影響，采用了保護(hù)環(huán)和隔離環(huán)。對(duì)N溝道器件用P+保護(hù)環(huán)包圍起來（P溝道器件用N+保護(hù)帶隔開），P+保護(hù)環(huán)（和N+保護(hù)帶）是以反偏形式接到地上（電源上），這樣就消除了二種溝道泄流電流的可能性。保護(hù)環(huán)（帶）是和N+,P+源漏擴(kuò)散區(qū)一起擴(kuò)散形成的，并不增加工序，但需占用管芯面積。

三．實(shí)驗(yàn)任務(wù)

通過具體的上機(jī)實(shí)驗(yàn)操作，熟悉L-edit的使用；
認(rèn)識(shí)實(shí)驗(yàn)內(nèi)容中提到的各種器件的核心結(jié)構(gòu)，及其參數(shù)和工作原理；
掌握用L-edit進(jìn)行簡單集成電路設(shè)計(jì)的方法。

總結(jié)

以上是生活随笔為你收集整理的集成电路总设计（Ⅴ）的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。