面的模擬ic設計工程師，在這里做一下回顧總結

面試是技術面試官（Technical interviewer）直接面的，首先自我介紹之后問了一些關于簡歷上競賽的東西，哪些是自己親自參與做的，就介紹一下競賽的項目。
然后問在雙級運放的版圖設計上遇到的困難有哪些，我說主要是版圖面積的優化吧，問了在差分對的版圖繪制上當時做什么處理了嗎，當時對差分對版圖就剩下“四方交叉”這一點的映像了，就回答了。TI后面問在DRC的過程中遇到的問題，怎么解決的。其實做drc時候主要就是一些低級的間距問題，遺留的問題可能就是金屬密度調整，當時金屬密度報錯，要求在百分之30-50之間，也個問題實驗時因為不涉及流片就直接忽略了。后面又問了lvs，回答的不好。
然后看簡歷問了一些bandgap的基本工作原理，直接讓在后面黑板上畫bandgap的mos結構，因為當時記得不太清楚還有寫地方畫錯了，然后ti把錯誤修改過來講為什么會這樣，當時還讓用一句話說明電壓基準源的工作原理，當時有點緊張，想了一會說正溫度系數和負溫度系數結構西格瑪一塊生成一個和溫度不相關的基準電壓源，這樣說ti是肯定得。后面問了在bandgap仿真設置的細節。
因為做過LDO的一些皮毛的仿真設計，后面問了關于在ldo電路中我當時設計的運放設計時增益是多少，可能確實有點緊張加上記得不太清楚，就說了45-60dB，20dB的誤差太大，直接裂開了，之后問到了stb的仿真細節，配置時候頻率特性，電容配置，這些直接說忘記了，確實是不會。期間手算了跨導和電流鏡的一些參數，跨導還算錯了。
最后ti總結說自己說話不拐彎，要想勝任模擬ic設計這個崗位我的模擬知識儲備還差很多，他們用的是28nm制承，設計會更加復雜，如果進來的話要先從基準源和基本的運放設計這樣的小模塊設計做起，后面是否能獨立擔大一些的項目和怎么發現要看自己，他最擔心的是花大力氣培養出人跳槽走了，就很難受。
最后問我有什么其他問題，我就直接問了為什么模擬ic設計的崗位會讓我來面，據我所知這個崗位都是碩士起步的。ti說明了為什么要碩士起招，以及本科培養的難度，如果我想要進研究院這個崗位需要向上面申請打報告什么的，可能確實是缺人。然后聊了一些考研究生不要就認準學術，建議考工程類的，就業上沒有區別。面試了一個小時，出來的時候就用手機記事本記下來了，可以參考參考。

非常推薦大家關注我剛開通的 公眾號【FPGA開發筆記】，我每天都會更新分享發布自己在FPGA開發過程中的心得和收貨，也會分享一些硬件電路、模擬IC設計、電子DIY、嵌入式軟件相關的文章。

總結

以上是生活随笔為你收集整理的模拟ic设计工程师面试总结的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。