《芯勢力》系列

接上一篇文章，我們了解到了模數(shù)轉(zhuǎn)換器，本文將帶你了解數(shù)模轉(zhuǎn)換器。

看名字就能知道，如果模數(shù)轉(zhuǎn)換器實(shí)現(xiàn)了模擬信號到數(shù)字信號的轉(zhuǎn)換，那么，數(shù)模轉(zhuǎn)換器就是模數(shù)轉(zhuǎn)換器的逆過程，即把數(shù)字信號轉(zhuǎn)換成模擬信號。

一個數(shù)字系統(tǒng)如果要控制電流電壓，用數(shù)字信號輸出肯定是不行的，因為數(shù)字信號只有0和1，所以我們必須要將數(shù)字信號轉(zhuǎn)換成模擬信號才能夠?qū)崿F(xiàn)控制。

而數(shù)模轉(zhuǎn)換器的原理其實(shí)很簡單，就是將將輸入的每一位二進(jìn)制代碼按其權(quán)的大小轉(zhuǎn)換成相應(yīng)的模擬量，然后將代表各位的模擬量相加，所得的總模擬量就與數(shù)字量成正比，這樣便實(shí)現(xiàn)了從數(shù)字量到模擬量的轉(zhuǎn)換。

而實(shí)現(xiàn)該轉(zhuǎn)換過程的電路思路上大同小異，基本都是由數(shù)碼寄存器、模擬開關(guān)、參考電壓、解碼網(wǎng)絡(luò)和求和電路組成。

DAC的電路組成決定了它的類型不會太多，因為寄存器、開關(guān)、參考電壓和求和電路的實(shí)現(xiàn)方式單一，只有解碼網(wǎng)絡(luò)有多種實(shí)現(xiàn)方式，權(quán)電阻網(wǎng)絡(luò)、R–2R倒T形電阻網(wǎng)絡(luò)和單值電流型網(wǎng)絡(luò)等。所以，DAC的常見的類型便是權(quán)電阻網(wǎng)絡(luò)DAC、倒T形電阻網(wǎng)絡(luò)DAC和權(quán)電流型DAC。

1. 權(quán)電阻網(wǎng)絡(luò)DAC

優(yōu)點(diǎn)：結(jié)構(gòu)比較簡單，所用的電阻元件數(shù)很少。

缺點(diǎn)：各個電阻阻值相差較大，尤其在輸入信號的位數(shù)較多時，這個問題更加突出。要想在極為寬廣的阻值范圍內(nèi)保證每個電阻都有很高的精度是十分困難的，尤其對制作集成電路更加不利。

2. 倒T形電阻網(wǎng)絡(luò)DAC

優(yōu)點(diǎn)：能實(shí)現(xiàn)很好的線性度，由于所有的電流源都是等值的，我們可以用特殊的附加技術(shù)使它們間誤差較小，與電阻分壓相比其結(jié)構(gòu)簡單得多。

缺點(diǎn)：電阻總是非線性的，還包含著和信 號有關(guān)的寄生電容，要做到完全匹配較難。同時速度受到輸出緩沖器的限制，速度做不到很高。

3.權(quán)電流型DAC

優(yōu)點(diǎn)：精度小于10位時能將面積做得很小，速度不受放大器帶寬和較大RC延遲的限制，可達(dá)到很高的速度，由于所有的電流都直接流向輸出端，所以能量的使用效率很高，且容易實(shí)現(xiàn)。

缺點(diǎn)：對器件不匹配性的敏感和有限的電流源輸出阻抗。

DAC的主要參數(shù)：

分辨率

DAC中的分辨率定義為在不同的輸入數(shù)字碼值下所有可能輸出的模擬電平的個數(shù)，N位分辨率意味著DAC能產(chǎn)生2 N ?1 個不同的模擬電平，一般情況下它就指輸入數(shù)字碼的位數(shù)。

失調(diào)和增益誤差

失調(diào)定義為當(dāng)輸入0碼值時實(shí)際輸出的模擬信號的值，增益誤差定義為當(dāng)扣除失調(diào)后理想的滿量程輸出的值和實(shí)際輸出的值的差。

精度

DAC中的精度分為絕對精度和相對精度。絕對精度定義為理想輸出和實(shí)際輸出之 間的差，包括各種失調(diào)和非線性誤差在內(nèi)。相對精度定義為最大積分非線性誤差。精度表示為滿量程的比例，用有效位數(shù)來表示。例如8-bit 精度表示DAC的誤差小于DAC輸出滿量程的 1/28-1。注意精度這個概念和分辨率不相關(guān)。一個12-bit 分辨率的DAC可能精度只有10-bit；而一個10-bit分辨率的DAC可能有12-bit的精度。精度大于分辨率意味著DAC的傳輸響應(yīng)能夠被比較精確地控制。

積分線性誤差(INL－Integral Nonlinearity)

當(dāng)除去失調(diào)和增益誤差后，積分線性誤差就定義為實(shí)際輸出傳輸特性曲線對理想傳輸特性曲線(一條直線)的偏離。

微分線性誤差(DNL－Differential Nonlinearity)

在理想的DAC中，每次模擬輸 出變化最小為1LSB，微分線性誤差定義為每次模擬輸出變化最小時對1LSB的偏離(將增 益誤差和失調(diào)除外)。我們定義的DNL是對每個數(shù)字輸入碼值而言的，有時也有用最大 的DNL來定義整個DAC的DNL。理想的DAC對于每個數(shù)字輸入其微分線性誤差均為0， 而一個具有最大DNL為0.5LSB的DAC的每次最小變化輸出在0.5LSB到1.5LSB之間。如圖DAC的積分和微分線性誤差所示。

抖動能量(Glitch Impulse Area) 輸入信號變化以后在輸出端出現(xiàn)的抖動下的 最大面積。

建立時間(Settling Time) 在最終值的一個特定的誤差范圍之內(nèi)，輸出經(jīng)歷滿 幅轉(zhuǎn)換所需要的時間。

單調(diào)性 一個單調(diào)的DAC指隨著輸入數(shù)字碼值增加輸出模擬電平一直增加DAC。如果 最大的DNL控制在0.5LSB以內(nèi)，那么DAC的單調(diào)性自然能得到保證。

偽動態(tài)范圍(SFDR) SFDR就是Spurious Free Dynamic Range，即無噪聲和諧波的動態(tài)范圍。噪聲和諧波都稱為偽信號(Spurious)。

精彩文章推薦

EMG還能這么用？看工程師教你如何實(shí)現(xiàn)無聲語音控制

模擬信號和數(shù)字信號之間的橋梁—模數(shù)轉(zhuǎn)換器的廬山真面目

你有鼠標(biāo)手嗎？看工程師如何解決勞動傷害！

??歡迎加入微信群??

加入與非社群，找到同道，一起切磋技藝、化解難題。

當(dāng)然還有不定期的紅包雨等著你哦！

與非網(wǎng)大大(小編)微信

注意：?

添加小編微信后，回復(fù)對應(yīng)關(guān)鍵詞+公司+崗位，方可被拉入社群，否則一律禁止入群，每人只可申請一個技術(shù)群。

關(guān)鍵詞：嵌入式、模擬、人工智能、RF、傳感器、汽車電子、物聯(lián)網(wǎng)、IC設(shè)計、EDA、PCB、開源硬件、樹莓派。

總結(jié)

以上是生活随笔為你收集整理的qregexp限制数字范围_数字系统实现电压电流控制的必经之路数模转换器的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。