如何避免偶然的鎖存器和%0h

如果用到if語句，最好寫上else項。如果用case語句，最好寫上default項。遵循上面兩條原則， 就可以避免發生這種錯誤，使設計者更加明確設計目標，同時也增強了Verilog程序的可讀性

可以通過在%和表示進制的字符中間插入一個0自動調整顯示輸出數據寬度的方式。見
下例：
$display(“d=%0h a=%0h”,data,addr);
這樣在顯示輸出數據時，在經過格式轉換以后，總是用最少的位數來顯示表達式的當前值

歡迎關注我，關于FPGA的問題歡迎留言討論！

總結

以上是生活随笔為你收集整理的如何避免偶然的锁存器和%0h的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。