易錯筆記總結

每一個模塊都需要有一個使能信號（en）和一個結束信號（done），以便控制每一個模塊的開始和結束。

這個使能信號（en）一般是一般是以脈沖的形式給出。

編寫激勵文件時，輸入是reg，輸出是wire。這是連接試驗臺的檢驗性質決定的。

每一個輸入端口，在激勵時記得初始化。

在讀入文件時，路徑中是" / " 反斜杠。

面對操作符時，弄清楚是：誰對誰操作。左端對右端。還是右端對左端。

在大于特殊數字可以使用最高位為1表示。比如：大于3時可以使用第三位為1表示，因為4是100。大于7時可以用第四位為1表示,因為8是1000。以此內推。

產生上升沿或者下降沿時，記不清楚時，可以畫出D觸發器的輸入和輸出，注意并行特點。

對于異步轉為同步的方式：可以異步的fifo、也可以使用打二拍來實現。很多數據要輸入到FPGA中時，剛開始對于FPGA都是異步信號，要想實現同步，需要先將數據打二拍。當然打二拍還有一個作用就是為了數據能夠穩定被傳輸。

在實現去掉整列逗號“,”時，可以將數據放入到Notepad++中，使用列操作快捷鍵Alt+鼠標左鍵進行列操作；或者使用替代功能Ctrl+f，使用空格代替逗號。注意最后是否存在分號。

看文章時，標題信息很重要。

文本的字體不一樣，它的編碼方式也可能一樣，編碼方式不一樣就會出現亂碼。

可以vivado（或者ISE）IDE里的help->documentation and tutorials里看各種需要用到接口的

總結

以上是生活随笔為你收集整理的易错笔记总结的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。