VHDL仿真

仿真（Simulation也稱模擬），不接觸具體的硬件系統利用計算機對電路設計的邏輯行為和運行功能進行模擬檢測，較大規模的VHDL系統設計的最后完成必須經歷多層次的仿真測試過程，包括針對系統的VHDL行為仿真、分模塊的時序仿真和硬件仿真，直至最后系統級的硬件仿真測試。

（1）仿真激勵信號的產生

LIBRARY IEEE; --庫、程序包的說明調用 USE IEEE.STD_LOGIC_1164.ALL;ENTITY ADDER4 IS PORT (a,b : IN INTEGER RANGE 0 TO 15;c : OUT INTEGER RANGE 0 TO 15 ); END ADDER4;ARCHITECTURE one OF ADDER4 IS BEGINc <= a+b; END one；

方法一：用VHDL寫一個波形信號發生器

ENTITY SIGGEN IS PORT (sig1 : OUT INTEGER RANGE 0 TO 15;sig2 : OUT INTEGER RANGE 0 TO 15 ); ARCHITECTURE Sim OF SIGGEN IS BEGINsig1<=10,5 AFTER 200 ns,8 AFTER 400 ns;sig2&

總結

以上是生活随笔為你收集整理的VHDL仿真的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。