Altera可編程邏輯器件(PLD)中的DSP系統(tǒng)設(shè)計需要高級算法和HDL開發(fā)工具。Altera DSP Builder將The MathWorks MATLAB和Simulink系統(tǒng)級設(shè)計工具的算法開發(fā)、仿真和驗證功能與VHDL綜合、仿真和Altera開發(fā)工具整合在一起，實現(xiàn)了這些工具的集成。 　　DSP Builder在算法友好的開發(fā)環(huán)境中幫助設(shè)計人員生成DSP設(shè)計硬件表征，從而縮短了DSP設(shè)計周期。已有的MATLAB函數(shù)和Simulink模塊可以和Altera DSP Builder模塊以及Altera知識產(chǎn)權(quán)(IP)MegaCore功能相結(jié)合，將系統(tǒng)級設(shè)計實現(xiàn)和DSP算法開發(fā)相鏈接。DSP Builder支持系統(tǒng)、算法和硬件設(shè)計共享一個公共開發(fā)平臺。 　　設(shè)計人員可以使用DSP Builder模塊迅速生成Simulink系統(tǒng)建模硬件。DSP Builder包括比特和周期精度的Simulink模塊，涵蓋了算法和存儲功能等基本操作?？梢允褂肈SP Builder模型中的MegaCore功能實現(xiàn)復(fù)雜功能的集成。 　　Altera還提供DSP Builder高級模塊集，這一Simulink庫實現(xiàn)了時序驅(qū)動的Simulink綜合。 　　Altera MegaCore是高級參數(shù)化IP功能，例如有限沖擊響應(yīng)(FIR)濾波器和快速傅立葉變換(FFT)等，經(jīng)過配置能夠迅速方便的達到系統(tǒng)性能要求。MegaCore功能支持Altera的IP評估特性，使您在購買許可之前，便可以驗證功能及其時序。 　　Altera IP MegaStore網(wǎng)站上為DSP Builder和IP評估流程提供DSP IP完整介紹 　　DSP Builder SignalCompiler模塊讀取由DSP Builder和MegaCore模塊構(gòu)建的Simulink建模文件(.mdl)，生成VHDL文件和工具命令語言(Tcl)腳本，進行綜合、硬件實施和仿真。圖示為DSP Builder設(shè)計流程。

總結(jié)

以上是生活随笔為你收集整理的DSP Builder的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。