高速信號(hào):通常我們定義，一個(gè)信號(hào)邊沿的上升時(shí)間如果小于等于4~6 倍的信號(hào)傳輸延時(shí)，則認(rèn)為該信號(hào)是高速信號(hào)，對(duì)該信號(hào)的分析要引入傳輸線理論，而該信號(hào)的設(shè)計(jì)也要考慮信號(hào)完整性問(wèn)題。如對(duì)于一個(gè)10MHz 的信號(hào)，假設(shè)其邊沿的上升時(shí)間為1ns，而常見的FR- 4 基材的PCB 的表層走線的傳輸速度為180ps/inch?？梢酝扑?#xff0c;如果該信號(hào)從源端到宿端的走線長(zhǎng)度超過(guò)了28000mil，就必須作為高速信號(hào)對(duì)待了。

阻抗不匹配可能帶來(lái)的問(wèn)題

阻抗不匹配可能引起很多信號(hào)質(zhì)量問(wèn)題，最常見的包括過(guò)沖、振蕩、臺(tái)階、回溝等。這些信號(hào)質(zhì)量問(wèn)題可能會(huì)給電路的可靠工作埋下隱患甚至導(dǎo)致系統(tǒng)完全失效。
（1）過(guò)沖
??? 過(guò)沖多是由于驅(qū)動(dòng)太強(qiáng)或匹配不足而導(dǎo)致，過(guò)沖的幅度如果超過(guò)了芯片允許的最大輸入電壓，則會(huì)對(duì)芯片造成損傷，導(dǎo)致器件壽命大大降低。
（2）振蕩
??? 振蕩多是由于傳輸線上電感量太大或阻抗不匹配而引起多次反射造成的。如果振蕩的幅度太大同樣會(huì)對(duì)器件壽命造成損傷，同時(shí)，振蕩會(huì)使系統(tǒng)的EMC 性能劣化。另外，如果振蕩的幅度超過(guò)了信號(hào)的判決電平，則會(huì)造成錯(cuò)誤判決。
（3）臺(tái)階
??? 產(chǎn)生臺(tái)階的可能原因是匹配電阻過(guò)大，臺(tái)階如果出現(xiàn)在閾值電平附近可能會(huì)導(dǎo)致錯(cuò)誤判決。
（4）回溝
??? 產(chǎn)生回溝的原因可能是匹配電阻過(guò)大或串?dāng)_?；販弦矔?huì)導(dǎo)致錯(cuò)誤判決，而且，如果時(shí)鐘信號(hào)在閾值電平附近出現(xiàn)回溝，則可能導(dǎo)致時(shí)序電路兩次觸發(fā)。

阻抗匹配端接策略
（1）使負(fù)載阻抗與傳輸線阻抗匹配，即并行端接；
（2）使源阻抗與傳輸線阻抗匹配，即串行端接。
如果負(fù)載反射系數(shù)或源反射系數(shù)二者任一為零，反射將被消除.一般應(yīng)采用并行端接,因其是在信號(hào)能量反射回源端之前在負(fù)載端消除反射,這樣可以減少噪聲、電磁干擾以及射頻干擾。但是串行端接比較簡(jiǎn)單，應(yīng)用也很廣泛。

并行端接
并行端接主要是在盡量靠近負(fù)載端的位置加上拉或下拉阻抗以實(shí)現(xiàn)終端的阻抗匹配，根據(jù)不同的應(yīng)用環(huán)境，并行端接又可分為以下幾種類型：
① 簡(jiǎn)單的并行端接
② 戴維寧（Thevenin）并行端接
③ 主動(dòng)并行端接
④ 并行AC 端接
⑤ 二極管并行端接

串行端接
串行端接是通過(guò)在盡量靠近源端的位置串行插入一個(gè)電阻（典型阻值10Ω到75Ω）到傳輸線中來(lái)實(shí)現(xiàn)的。串行端接是匹配信號(hào)源的阻抗，所插入的串行電阻阻值加上驅(qū)動(dòng)源的輸出阻抗應(yīng)大于等于傳輸線阻抗（輕微過(guò)阻尼）。這種策略通過(guò)使源端反射系數(shù)為零從而抑制從負(fù)載反射回來(lái)的信號(hào)（負(fù)載端輸入高阻，不吸收能量）再?gòu)脑炊朔瓷浠刎?fù)載端。
本文來(lái)自：我愛研發(fā)網(wǎng)(52RD.com) - R&D大本營(yíng)
詳細(xì)出處：http://www.52rd.com/Blog/Archive_Thread.asp?SID=23096

總結(jié)

以上是生活随笔為你收集整理的高速信号端接技术的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。