计算机组成原理实验八报告,计算机组成原理实验报告-八位补码加减法器的设计与实现.docx...
計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院
計(jì)算機(jī)組成原理
實(shí)驗(yàn)報(bào)告書
實(shí)?驗(yàn)?名?稱
班級(jí)
學(xué)號(hào)
姓名
指?導(dǎo)?教?師
日期
成績
八位補(bǔ)碼加/減法器的設(shè)計(jì)與實(shí)現(xiàn)
實(shí)驗(yàn)?1?八位補(bǔ)碼加/減法器的設(shè)計(jì)與實(shí)現(xiàn)
一、實(shí)驗(yàn)?zāi)康?/p>
1.掌握算術(shù)邏輯運(yùn)算單元(ALU)的工作原理。
2.熟悉簡單運(yùn)算器的數(shù)據(jù)傳送通路。
3.掌握?8?位補(bǔ)碼加/減法運(yùn)算器的設(shè)計(jì)方法。
4.掌握運(yùn)算器電路的仿真測試方法
二、實(shí)驗(yàn)任務(wù)
1．設(shè)計(jì)一個(gè)?8?位補(bǔ)碼加/減法運(yùn)算器
(1)參考圖?1，在?QUARTUS?II?里輸入原理圖，設(shè)計(jì)一個(gè)?8?位補(bǔ)碼加/減法
運(yùn)算器。
(2)創(chuàng)建波形文件，對(duì)該?8?位補(bǔ)碼加/減法運(yùn)算器進(jìn)行功能仿真測試。
(3)測試通過后，封裝成一個(gè)芯片。
2．設(shè)計(jì)?8?位運(yùn)算器通路電路
參考下圖，利用實(shí)驗(yàn)任務(wù)?1?設(shè)計(jì)的?8?位補(bǔ)碼加/減法運(yùn)算器芯片建立運(yùn)
算器通路。
3．利用仿真波形，測試數(shù)據(jù)通路的正確性。
設(shè)定各控制信號(hào)的狀態(tài)，完成下列操作，要求記錄各控制信號(hào)的值及時(shí)
序關(guān)系。
(1)在輸入數(shù)據(jù)?IN7~IN0?上輸入數(shù)據(jù)后，開啟輸入緩沖三態(tài)門，檢查總線
BUS7~BUS0?上的值與?IN0~IN7?端輸入的數(shù)據(jù)是否一致。
(2)給?DR1?存入?55H，檢查數(shù)據(jù)是否存入，請(qǐng)說明檢查方法。
(3)給?DR2?存入?AAH，檢查數(shù)據(jù)是否存入，請(qǐng)說明檢查方法。
(4)完成加法運(yùn)算，求?55H+AAH，檢查運(yùn)算結(jié)果是否正確，請(qǐng)說明檢查方法。
(5)完成減法運(yùn)算，分別求?55H-AAH?和?AAH-55H，檢查運(yùn)算結(jié)果是否正確，請(qǐng)
說明檢查方法。
(6)求?12H+34H-56H，將結(jié)果存入寄存器?R0，檢查運(yùn)算結(jié)果是否正確，同
時(shí)檢查數(shù)據(jù)是否存入，請(qǐng)說明檢查方法。
三、實(shí)驗(yàn)要求
(1)?做好實(shí)驗(yàn)預(yù)習(xí)，掌握運(yùn)算器的數(shù)據(jù)傳送通路和?ALU?的功能特性。
(2)?實(shí)驗(yàn)完畢，寫出實(shí)驗(yàn)報(bào)告，內(nèi)容如下：
①實(shí)驗(yàn)?zāi)康摹?/p>
②實(shí)驗(yàn)電路圖。
③按實(shí)驗(yàn)任務(wù)?3?的要求，填寫下表，以記錄各控制信號(hào)的值及時(shí)序關(guān)系。
表中的序號(hào)表示各控制信號(hào)之間的時(shí)序關(guān)系。要求一個(gè)控制任務(wù)填一張表，并
可用文字對(duì)有關(guān)內(nèi)容進(jìn)行說明。
序
號(hào)
nsw
-bu
s
nR0-
BUS
LD
R0
LD
R1
LD
R2?????m
nal
u-b
us
IN7~
IN0
BUS7~B
US0
④仿真波形及仿真結(jié)果的分析方法、分析過程和分析結(jié)果。
⑤實(shí)驗(yàn)體會(huì)與小結(jié)。
四、實(shí)驗(yàn)預(yù)習(xí)內(nèi)容
1.實(shí)驗(yàn)電路設(shè)計(jì)原理及思路說明
本實(shí)驗(yàn)利用基本邏輯門電路設(shè)計(jì)一位全加器(FA)，如表?1：
表?1-一位全加器(FA)電路的輸入輸出信號(hào)說明
輸入信號(hào)
信號(hào)名稱
Ai
Bi
說明
加數(shù)
加數(shù)
Ci
輸出信號(hào)Si
Cj
低位輸入的進(jìn)位
和
運(yùn)算產(chǎn)生的進(jìn)位
然后以此基礎(chǔ)上實(shí)現(xiàn)八位補(bǔ)碼加/減法器的設(shè)計(jì)，考慮到實(shí)現(xiàn)所需既可以實(shí)現(xiàn)加
法又可以實(shí)現(xiàn)減法，所以使用了一個(gè)?M?輸入來進(jìn)行方式控制加減。
2.?實(shí)驗(yàn)電路原理圖
實(shí)驗(yàn)參考電路如下圖所示，下圖(a)是?1?位全加器的電路原理圖，圖(b)是
由?1?位全加器采用行波進(jìn)位方法設(shè)計(jì)的多位補(bǔ)碼加/減法運(yùn)算器。
圖?1-多位補(bǔ)碼加/減法運(yùn)算器原理圖
圖?2-8?位運(yùn)算器通路原理圖
3.?實(shí)驗(yàn)電路功能說明
表?2-一位全加器(FA)功能表
輸入
輸出
Ci
0
0
0
0
1
1
Bi
0
0
1
1
0
0
Ai
0
1
0
1
0
1
Si
0
1
1
0
1
0
Cj
0
0
0
1
0
1
1
1
1
1
0
1
0
1
1
1
M
0
0
1
1
表?3-M?與?Bi?異或關(guān)系原理圖
Bi
0
1
0
1
M?異或?Bi
0
1
1
0
當(dāng)?M?為?0?時(shí)，Bi?與?M?值無關(guān)，當(dāng)?M?為?1?時(shí)，Bi?取反。也就是當(dāng)?M?為?0?時(shí)，執(zhí)行加法運(yùn)算，反之
進(jìn)行減法運(yùn)算。
FA?實(shí)現(xiàn)?Ai?與(Bi?異或?M)的加法運(yùn)算，再加上?Ci?輸出?Si
輸入
輸出
輸入
表?4-圖?4?功能端口解析
接口
A[7..0]
B[7..0]
M
S[7..0]
OVER
表?5-圖?3?功能端口解析
接口
IN[7..0]
nsw-bus
nalu-bus
nR0-BUS
解析
8?位信號(hào)輸入(加/被減數(shù))
8?位信號(hào)輸入(加/減數(shù))
控制信號(hào)(0?加，1?減)
輸出?8?位計(jì)算結(jié)果
溢出信號(hào)(0?不溢出，1?溢
出)
解析
8?位信號(hào)輸入
控制輸入信號(hào)(0?有效，1
無效)
控制輸入信號(hào)(0?有效，1
無效)
控制輸入信號(hào)(0?有效，1
無效)
LDR0
LDR1
LDR2
m
輸出BUS[7..0]
時(shí)鐘信號(hào)，上升沿有效
時(shí)鐘信號(hào)，上升沿有效
時(shí)鐘信號(hào)，上升沿有效
溢出信號(hào)(0?不溢出，1?溢
出)
8?位信號(hào)輸出
總結(jié)
以上是生活随笔為你收集整理的计算机组成原理实验八报告,计算机组成原理实验报告-八位补码加减法器的设计与实现.docx...的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。
- 上一篇： 使用CSS3滤镜让图片反转颜色
- 下一篇： 计算机信息导论论文,电子信息导论论文20