計算機組成原理(存儲器).ppt

計算機組成原理,主講顏俊華 存儲子系統,存儲子系統,主要知識點 掌握存儲器的分類、存儲系統的層次結構 掌握存儲單元、存儲容量、地址線、數據線的關系3. 掌握用半導體存儲芯片組成主存儲器的方法 了解輔助存儲器的工作原理5. 掌握ache和虛擬存儲器的工作原理,重點半導體存儲器，存儲系統的層次結構、各類存儲器的特點、主存儲器的組織方法(與CPU的連接方法)，cache，虛擬存儲器,難點主存儲器的組織方法，ache、虛擬存儲器的工作原理,存儲系統層次結構,三級存儲體系 存儲系統容量大、速度快、成本低,CPU,Cache,主存,外存,,,,,對某類存儲器而言，這些要求往往是相互矛盾的，如容量大，速度不能很快；速度快，成本不可能低；因此，在一個存儲系統常采用幾種不同的存儲器，構成多級存儲體系，滿足系統的要求。,主存儲器(內存)輔助存儲器(外存)高速緩沖存儲器Cache,存儲系統層次結構,主要存放CPU當前使用的程序和數據。,,速度快,容量有限,存放大量的后備程序和數據。,,速度較慢,容量大,存放CPU在當前一小段時間內多次使用的程序和數據。,,速度很快,容量小,物理存儲器和虛擬存儲器 主存-外存層次增大容量 CPU 主存 外存為虛擬存儲器提供條件 虛擬存儲器將主存空間與部分外存空間組成邏輯地址空間 用戶使用邏輯地址空間編程，操作系統進行有關程序調度、存儲空間分配、地址轉換等工作,存儲系統層次結構,,,存儲器分類,按存儲機制分類 半導體存儲器 靜態存儲器利用雙穩態觸發器存儲信息 動態存儲器依靠電容存儲電荷存儲信息 磁表面存儲器利用磁層上不同方向的磁化區域表示信息，容量大，非破壞性讀出，長期保存信息，速度慢。 光盤存儲器 利用光斑的有無表示信息,存儲器分類,按存取方式分類 隨機存取存儲器 隨機存取可按地址訪問存儲器中的任一單元，訪問時間與地址單元無關,RAM,MROM,,可讀可寫,ROM,只讀不寫,,PROM,用戶不能編程,用戶可一次編程,EPROM,用戶可多次編程,EEPROM,用戶可多次編程,,SRAM,DRAM,存儲器分類,順序存取存儲器(SAM) 訪問時按讀/寫部件順序查找目標地址，訪問時間與數據位置有關,等待操作,,平均等待時間,讀/寫操作,兩步操作,速度指標,,(ms),數據傳輸率,(字節/秒),存取周期或讀/寫周期,(ns),速度指標,,時鐘周期的若干倍,作主存、高速緩存。,存儲器分類,直接存取存儲器(DM) 訪問時讀/寫部件先直接指向一個小區域，再在該區域內順序查找。訪問時間與數據位置有關,三步操作,,定位(尋道)操作,等待(旋轉)操作,讀/寫操作,速度指標,,平均定位(平均尋道)時間,平均等待(平均旋轉)時間,數據傳輸率,(位/秒),存儲器分類,相聯存儲器是一種特殊存儲器，是基于數據內容進行訪問的存儲設備。 寫入數據時CAM能自動選擇一個未用空單元進行存儲。 讀取數據時CAM用所給數據同時對所有存儲單元中的數據進行比較標記符合條件的數據。 比較是同時進行的，所以讀取速度比基于地址進行讀寫的速度快。,主存儲器分類,,隨機存取存儲器RAM可讀可寫、斷電丟失 只讀存儲器ROM正常情況下只讀、斷電不丟失,隨機存取存儲器,RAM(radom access memry，隨機存取存儲器)要求元件有如下記憶特性 有兩種穩定狀態； 在外部信號的激勵下，兩種穩定狀態能進行無限次相互轉換； 在外部信號激勵下，能讀出兩種穩定狀態； 可靠地存儲。半導體RAM元件可以分為兩大類 SRAM是利用開關特性進行記憶，只要電源有電，它總能保持兩個穩定狀態中的一個狀態。 DRAM除要電源有電外，還必須動態地每隔一定的時間間隔對它進行一次刷新，否則信息就會丟失。,只讀存儲器,掩模型只讀存儲器MROM 可編程只讀存儲器PROM 可重編程只讀存儲器EPROM 電擦除可編程只讀存儲器EEPROM 閃速存儲器flash,,1.掩模型只讀存儲器MROM以有無元器件表示0和1，MROM芯片出廠時，已經寫入信息，不能改寫用于需要量大且不需要改寫的場合,只讀存儲器,2. 可編程只讀存儲器PROMPROM芯片出廠時，內容為全1，用戶可用專用PROM寫入器將信息寫入，一旦寫入不能改寫(即只能寫入一次),所以又稱一次型可編程只讀存儲器。,熔絲型PROM,只讀存儲器,3. EPROM可擦除可編程ROMUVEPROM (ultraviolet erasable programmable ROM) 紫外線擦除(有一石英窗口，改寫時要將其置于一定波長的紫外線燈下，照射一定時間全部擦除，時間長大約1025分鐘) EPROM存在兩個問題A. 用紫外線燈的擦除時間長.B. 只能整片擦除,不能改寫個別單元或個別位,只讀存儲器,4.電可擦除只讀存儲器EEPROM(electronically EPROM 可在聯機情況下，通過專用寫入器加高壓擦除 可多次，支持數據塊擦除 5. 閃速存儲器Flash E2PROM又稱快擦存儲器 是在EEPROM基礎上發展起來的新型電可擦可編程的非易失性存儲器特點高密度/非易失性/讀/在線改寫;兼有RAM和 ROM的特點,可代替軟盤和硬盤。 擦寫次數可達10萬次以上。讀取時間小于10ns。,存儲器性能指標,存取時間TA(Memory Access Time)是存儲器收到讀或寫的地址到從存儲器讀出(寫入)信息所需的時間 存取周期TM(Memory Circle Time)指連續啟動二次獨立的存儲器操作(例連續2次讀)所需間隔的最小時間.一般TM TA,存儲器性能指標,存取寬度(W)也稱存取總線寬度,一次訪問可存取的數據位數或字節數. 存儲器帶寬也叫數據傳輸率,每秒從存儲器讀取信息量,常用字節/秒表示。,帶寬BM指每秒訪問二進制位的數目。 BMW/ TM 若TM500ns,W16位, BM16/0.532Mbps則 要提高BM使TM 使W 增加存儲體,存儲器性能指標,容量指計算機存儲信息的能力,即最大的二進制信息量，以b或B表示 信息的可靠保存性、非易失性、可更換性 有源存儲器例半導體存儲器靠電源才能存信息 無源存儲器磁盤、磁帶等輔存中的信息關電后不丟失 非易失性掉電時，信息不會丟失 結論評價存儲器的三個基本指標CCapacity CCost AAccess Speed,主存儲器的組成,半導體存儲器結構, 存儲體 存儲器芯片的主要部分，用來存儲信息 地址譯碼電路 根據輸入的地址編碼來選中芯片內某個特定的存儲單元 片選和讀寫控制邏輯 選中存儲芯片，控制讀寫操作,存儲體,每個存儲單元具有一個唯一的地址，可存儲1位(位片結構)或多位(字片結構)二進制數據 芯片存儲容量與地址、數據線個數有關芯片的存儲容量2MN存儲單元數存儲單元的位數M芯片的地址線根數N芯片的數據線根數,存儲體,23,,,,,,,,,,,,單元地址,0000 0001 . . . . . . . . XXXX,存儲單元,,存儲元,,存儲容量,存儲體,地址線決定了存儲器的存儲容量 數據線一次訪問存儲器所得到數據位數,地址譯碼電路,1、譯碼器(decoder) 將每個輸入的二進制代碼譯成對應的輸出高、低電平信號,地址譯碼電路,25,譯碼輸出高電平有效,譯碼輸出低電平有效,1、譯碼器(decoder),地址譯碼電路,2-4譯碼器,Y0 Y1 Y2 Y3,,,,,A1 A0EN,,,,,,,,,,,,,,引腳功能圖,1、譯碼器(decoder),地址譯碼結構,單譯碼結構 雙譯碼結構 雙譯碼可簡化芯片設計 主要采用的譯碼結構,片選和讀寫控制邏輯,片選端CS*或CE* 有效時，可以對該芯片進行讀寫操作 輸出OE* 控制讀操作。有效時，芯片內數據輸出 該控制端對應系統的讀控制線 寫WE* 控制寫操作。有效時，數據進入芯片中 該控制端對應系統的寫控制線,主存儲器組織,主存儲器組織涉及的問題主要有 M的邏輯設計 動態M的刷新 主存與CPU的連接 主存的校驗,主存儲器組織,主存儲器設計的一般原則 存儲器與CPU的連接數據線、地址線、控制線的連接 驅動能力 存儲芯片類型選擇 存儲芯片與CPU的時序配合 存儲器的地址分配和片選譯碼 行選信號和列選信號的產生,主存儲器組織,存儲芯片的數據線存儲芯片的地址線存儲芯片的片選端存儲芯片的讀寫控制線,位擴展法數據線的連接字擴展法地址線的連接字位同時擴展法,主存儲器組織,一、位擴展方式當芯片的容量和主存容量相同，而位數不足時，就要對位數進行擴展，稱為位擴展位擴展法的要點“位的并聯”各芯片的數據線與CPU數據線的各對應位拼接各芯片的片選線應連在一起，合用一個片選信號。,33,例1 用8片8K*1的芯片組成一個8K*8的存儲器,位擴展法組成的 1K*16 的存儲器,例2 用4片1K*4的2114芯片組成一個1K*16的存儲器。,主存儲器組織,2、字擴展方式當芯片字長與主存相同，而容量不足時，就需要用幾片存儲器芯片組成組成容量較大的存儲器，稱為字擴展。字擴展法的要點各芯片的數據線與CPU數據線的各對應位串接在一起各芯片的片選線要分開，分別與CPU地址總線的高位地址譯碼后的片選信號相連,例3用Intel2114(1K*4)芯片，組成4K*4的存儲器。 1、 計算分析 2114的規格為1K*4，芯片地址線10條A9A0，數據線4條 需4片2114，系統地址線12條A11A10為片選線，數據線4條,A11A10A9A8A7A6A5A4A3A2A1A00 0 0 00 0 1 10 1 0 00 1 1 11 0 0 01 0 1 11 1 0 01 1 1 1,,,,000-----3FF 1K,400-----7FF 1K,800-----BFF 1K,C00-----FFF 1K,2、 片選及 地址分析,字擴展法組成的4K*4 的存儲器,例4用16K8位的芯片采用字擴展法組成64K8位的存儲器連接圖。 分析 要使用4塊芯片 4塊芯片的數據端與數據總線D0D7相連; 地址總線低位地址A0A13與各芯片的14位地址端相連; 兩位高位地址A14，A15經譯碼器和4個片選端相連,字擴展法組成64K8存儲空間,主存儲器組織,主存儲器邏輯設計 需解決芯片的選用 地址分配與片選邏輯 信號線的連接 例5用2114(1K4)SRAM芯片組成容量為4K8的存儲器。地址總線A15A0,雙向數據總線 D7D0,讀/寫信號線R/W。 給出芯片地址分配和片選邏輯，并畫出M框圖,主存儲器組織,計算芯片數 先擴展位數再擴展單元數先擴展單元數，再擴展位數,2片1K4,,1K8,4組1K8,,4K8,8片,4片1K4,,4K4,2組4K4,,4K8,8片,主存儲器組織,地址分配與片選邏輯,存儲器尋址邏輯,,芯片內的尋址系統二級譯碼,芯片外的地址分配與片選邏輯,,為芯片分配哪幾位地址，以便尋找片內的存儲單元,,由哪幾位地址形成芯片選擇邏輯，以便尋找芯片,存儲空間分配,4KB存儲器在16位地址空間(64KB)中占據 任意連續區間。,需12位地址尋址,4KB,,A15A12A11A10A9A0,A11A0,0 0 0 0,任意值,0 0 1 1,0 1 1 1,1 0 1 1,0 1 0 0,1 0 0 0,1 1 0 0,1 1 1 1,片選,芯片地址,低位地址分配給芯片，高位地址形成片選邏輯。,,,,,芯片 芯片地址 片選信號 片選邏輯,,,1K,1K,1K,1K,A9A0,A9A0,A9A0,A9A0,CS0,CS1,CS2,CS3,A11A10,,,A11A10,A11A10,A11A10,,,連接方式,(1)擴展位數,4,,,,,,,,,,,,4,,,,10,,,,,4,A9A0,,(2)擴展單元數,(3)連接控制線,形成片選邏輯電路,已知RAM芯片和地址譯碼器的引腳如圖所示，試回答如下問題 (1)若要求構成一個8K8的RAM 存儲器，需幾片這樣的芯片設RAM存儲器占用起始地址為E1000H的連續地址空間，若采用全地址譯碼方式譯碼，試畫出存儲器系統與CPU電路連接圖。 (2)試寫出每塊RAM芯片的地址空間。,主存儲器組織,主存儲器組織,作業設計一半導體存儲器，其中ROM區4KB，選用ROM芯片(4K4位/片)；RAM區3KB，選用RAM芯片(2KB/片和1K4位/片)。地址總線A15A0，雙向數據總線D7D0，讀/寫線R/W。 要求 給出芯片地址分配和片選邏輯式 畫出該M邏輯框圖(各芯片信號線的連接以及片選邏輯電路，片選信號低電平有效),,作業用8K*8位的ROM芯片和8K*4的RAM芯片組成存儲器，按字節編址，期中RAM的地址為2000H7FFFH，ROM的地址為C000HFFFFH。 要求 計算各自需要多少個芯片 畫出該存儲器設計框圖以及與CPU的連接。(用譯碼器進行片選譯碼) 計算每個芯片的地址范圍。,主存儲器組織,主存儲器組織,動態M的刷新 刷新定義和原因 定義定期向電容補充電荷 原因動態存儲器依靠電容電荷存儲信息。平時無電源供電，時間一長電容電荷會泄放，需定期向電容補充電荷，以保持信息不變。 注意刷新和重寫的區別,主存儲器組織,動態M的刷新 最大刷新間隔在此期間，必須對所有動態單元刷新一遍 刷新方法 各動態芯片可同時刷新，片內按行刷新 刷新一行所用的時間 刷新周期(存取周期) 刷新一塊芯片所需的刷新周期數由芯片矩陣的行數決定,,主存儲器組織,對主存的訪問,由CPU提供行、列地址，隨機訪問。,CPU訪存,,動態芯片刷新,由刷新地址計數器提供行地址，定時刷新。,主存儲器組織,刷新周期的安排方式(刷新方式) 集中刷新分散刷新,2ms內集中安排所有刷新周期。,死區,用在實時要求不高的場合。,,,,2ms,,50ns,,,,,,,各刷新周期分散安排在存取周期中。,100ns,,,,用在低速系統中。,主存儲器組織,異步刷新,2ms,,,,,例.,各刷新周期分散安排在2ms內。,用在大多數計算機中。,每隔一段時間刷新一行。,,128行,15.6 微秒,每隔15.6微秒提一次刷新請求，刷新一行；2毫秒內刷新完所有行。,,15.6 微秒,15.6 微秒,,,,15.6 微秒,,刷新請求,刷新請求,(DMA請求),(DMA請求),主存儲器校驗,碼距的概念 碼距定義一種編碼體制中，各組合法代碼間的不同位數稱距離，其最小距離為該編碼的碼距。 碼距作用衡量一種編碼查錯與糾錯的能力。 查錯與糾錯的基本出發點 約定某種規律，作為檢測依據增大碼距，從信息量上提供指錯的可能,有效信息位校驗位,校驗碼,,,譯碼檢測,主存儲器校驗,奇偶校驗 有效信息位1位校驗位 校驗碼 檢測依據(編碼規則)約定校驗碼中1的個數為奇數/偶數,,如偶校驗,碼距d2,1011001,0,1011011,1,通過統計校驗碼中1的個數是否為偶數來查錯。,可檢測一位錯，,不能糾錯。,用于主存校驗。,主存儲器校驗,海明校驗碼 檢測依據多重奇偶校驗,代碼分組,,各組進行奇偶校驗,,形成多位,指誤字,,全0 無錯,全0 有錯,指誤字狀態對應出錯位序號，將出錯位變反糾錯。,主存儲器校驗,循環冗余校驗碼 約定規律校驗碼能被某代碼除盡編碼方法,設有效信息為A，約定代碼為G。,A,余數,校驗碼,,,G, Q ,R,G,,,A-R,,G, Q,,,例.有效信息A1100，約定代碼G1011,將有效信息與余數拼在一起形成校驗碼,主存儲器校驗,A左移r位(r3)1100000 求余數形成校驗碼,有效信息位數,K,r,n,余數位數,校驗碼位數,1100000,1011,1110 ,010,1011,,余數,,,主存儲器校驗,譯碼與糾錯,K4,(7，4)碼,n7,1100000 010 1100010,,,約定代碼,循環校驗碼,余數為0，無錯,余數非0，有錯,不同余數對應不同出錯數位,,,生成多項式,,主存儲器校驗,生成多項式,利用余數循環的特點，將出錯位移至校驗碼最高位，變反糾錯。,滿足三個條件,,不同出錯位對應不同余數。,余數循環。,可查表獲得生成多項式,出錯，余數不為0。,

總結

以上是生活随笔為你收集整理的计算机组成原理主存储器知识点,计算机组成原理(存储器).ppt的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。