計算機組成原理重點整理(白中英版) 考試必備 山東農業大學期末考試整理

一、

浮點存儲：

1．若浮點數x的754標準存儲格式為(41360000)16，求其浮點數的十進制數值。

解：將16進制數展開后，可得二制數格式為

0 100 00010011 0110 0000 0000 0000 0000

S 階碼(8位) 尾數(23位)

指數e=階碼-127=10000010-01111111=00000011=(3)10 包括隱藏位1的尾數

1.M=1.011 0110 0000 0000 0000 0000=1.011011 于是有 x=(-1)S×1.M×2e=+(1.011011)×23=+1011.011=(11.375)10

2. 將數(20.59375)10轉換成754標準的32位浮點數的二進制存儲格式。

X×Y＝-0.1101000101 (2) 原碼陣列

x = -0.11111, y = -0.11011

符號位: x0⊕y0 = 1⊕1 = 0 x-y=-0.100001*2-4

6. 設過程段 Si所需的時間為τi,緩沖寄存器的延時為τl,線性流水線的時鐘周期定義為 τ＝max{τi}＋τl＝τm＋τl 流水線處理的頻率為 f＝1/τ。

一個具有k 級過程段的流水線處理 n 個任務需要的時鐘周

期數為Tk＝k＋(n－1)，

所需要的時間為： T＝Tk × τ

而同時，順序完成的時間為：T＝n×k×τ

k級線性流水線的加速比： *Ck = TL ＝ n·k Tk k＋(n－1) 二、 內部存儲器

*閃存：高性能、低功耗、高可靠性以及移動性

*存儲器：已知某64位機主存采用半導體存儲器，其地址碼為26位，若

使用256K×16位的DRAM芯片組成該機所允許的最大主存空間，并選用模解:首先分別將整數和分數部分轉換成二進制數： 20.59375=10100.10011

然后移動小數點，使其在第1，2位之間  10100.10011=1.010010011×24 e=4于是得到： S=0, E=4+127=131, M=010010011

最后得到32位浮點數的二進制存儲格式為： 01000001101001001100000000000000=(41A4C000)16

3. 假設由S,E,M三個域組成的一個32位二進制字所表示的非零規格化

浮點數ｘ,真值表示為(非IEEE754標準)：ｘ＝(－1)s×(1.M)×2E－

128問：它所表示的規格化的最大正數、最小正數、最大負數、最小負數是多少？

(1)最大正數

0 1111 1111 111 1111 1111 1111 1111 1111 ｘ＝[1＋(1－2-23)]×2127 (2)最小正數

000 000 000000 000 000 000 000 000 000 00

ｘ＝1.0×2－

128 (3)最小負數

111 111 111111 111 111 111 111 111 111 11

ｘ＝－[1＋(1－2－

23)]×2127 (4)最大負數

100 000 000000 000 000 000 000 000 000 00

ｘ＝－1.0×2－

128

4.用源碼陣列乘法器、補碼陣列乘法器分別計算xXy。 (1)x=11000 y=11111 (2) x=-01011 y=11001

(1)原碼陣列

x = 0.11011, y = -0.11111

符號位: x0⊕y0 = 0⊕1 = 1

[x*y]

原 = 1， 11 0100 0101 帶求補器的補碼陣列

[x]補

= 0 11011, [y]補 = 1 00001 乘積符號位單獨運算0⊕1＝1

[x*y]補 = 0,11010,00101

帶求補器的補碼陣列

[x]補 = 1 00001, [y]補 = 1 00101 乘積符號位單獨運算1⊕1＝0

尾數部分算前求補輸出│X│＝11111，│y│＝11011

X×Y＝0.1101000101

5. 計算浮點數x+y、x-y

x = 2-101*(-0.010110), y = 2-100*0.010110 [x]浮= 11011,-0.010110 [y]浮= 11100,0.010110

Ex-Ey = 11011+00100 = 11111

規格化處理: 0.101100 階碼 11010 x+y= 0.101100*2-6 規格化處理: 1.011111 階碼 11100

編程操作：實際上是寫操作。所有存儲元的原始狀態均處“1”

狀態，這是因為擦除操作時控制柵不加正電壓。編程操作的目的是為存儲元的浮空柵補充電子，從而使存儲元改寫成“0”狀態。如果某存儲元仍保持“1”狀態，則控制柵就不加正電壓。如圖(a)表示編程操作時存儲元寫0、寫1的情況。實際上編程時只寫0，不寫1，因為存儲元擦除后原始狀態全為1。要寫0，就是要在控制柵C上加正電壓。一旦存儲元被編程，存儲的數據可保持100年之久而無需外電源。

讀取操作：控制柵加上正電壓。浮空柵上的負電荷量將決定

是否可以開啟MOS晶體管。如果存儲元原存1，可認為浮空柵不帶負電，控制柵上的正電壓足以開啟晶體管。如果存儲元原存0，可認為浮空柵帶負電，控制柵上的正電壓不足以克服浮動柵上的負電量，晶體管不能開啟導通。當MOS晶體管開啟導通時，電源VD提供從漏極D到源極S的電流。讀出電路檢測到有電流，表示存儲元中存1，若讀出電路檢測到無電流，表示存儲元中存0，如圖(b)所示。

擦除操作：所有的存儲元中浮空柵上的負電荷要全部洩放出

去。為此晶體管源極S加上正電壓，這與編程操作正好相反，見圖(c)所示。源極S上的正電壓吸收浮空柵中的電子，從而使全部存儲元變成1狀態。 *cache：設存儲器容量為32字，字長64位，模塊數m=4，分別用順序方式和交叉方式進行組織。存儲周期T=200ns，數據總線寬度為64位，總線傳送周期=50ns。若連續讀出4個字，問順序存儲器和交叉存儲器的帶寬各是多少?

解：順序存儲器和交叉存儲器連續讀出m=4個字的信息總量

都是：

q=64b×4=256b

順序存儲器和交叉存儲器連續讀出4個字所需的時間分別

是：

t2=mT=4×200ns=800ns=8×10-7s

t1=T+(m-1)=200ns+350ns=350ns=35×10-7s 順序存儲器和交叉存儲器的帶寬分別是： W2=q/t2=256b÷(8×10-7)s=320Mb/s W1=q/t1=256b÷(35×10-7)s=730Mb/s

*CPU執行一段程序時，cache完成存取的次數為1900次，

主存完成存取的次數為100次，已知cache存取周期為50ns，主存存取周期為250ns，求cache/主存系統的效率和平均訪問時間。

解：

h=Nc/(Nc+Nm)=1900/(1900+100)=0.95 r=tm/tc=250ns/50ns=5 e=1/(r+(1-r)h)=1/(5+(1-5)×0.95=83.3% ta=tc/e=50ns/0.833=60ns

塊板結構形式，問：

(1) 每個模塊板為1024K×64位，共需幾個模塊板？ (2) 個模塊板內共有多少DRAM芯片?

(3)主存共需多少DRAM芯片? CPU如何選擇各模塊板？ (1)226

*64

20

64

26 2* 64個模塊

(2)

220*64

210*28

*16

16 每個模塊要16個DRAM芯片 (3)64*16 = 1024塊

由高位地址選模塊

*用16K×8位的DRAM芯片組成64K×32位存儲器，要求： (1) 畫出該存儲器的組成邏輯框圖。

(2) 設存儲器讀/寫周期為0.5μS, CPU在1μS內至少要訪問一次。試問采用哪種刷新方式比較合理？兩次刷新的最大時間間隔是多少？對全部存儲單元刷新一遍所需的實際刷新時間是多少？

解：(1)根據題意，存儲總容量為64KB，故地址總線需16位。現使用16K*8位DRAM芯片，共需16片。芯片本身地址線占14位，所以采用位并聯與地址串聯相結合的方法來組成整個存儲器，其組成邏輯圖如圖所示，其中使用一片2：4譯碼器。

(2)根據已知條件，CPU在1us內至少訪存一次，而整個存儲器的平均讀/寫周期為0.5us，如果采用集中刷新，有64us的死時間，肯定不行如果采用分散刷新，則每1us只能訪存一次，也不行所以采用異步式刷新方式。假定16K*1位的DRAM芯片用128*128矩陣存儲元構成，刷新時只對128行進行異步方式刷新，則刷新間隔為2ms/128 = 15.6us，可取刷新信號周期15us。刷新一遍所用時間＝15us×128＝1.92ms

總結

以上是生活随笔為你收集整理的计算机组成原理重点考试范围,计算机组成原理重点整理(白中英版) 考试必备的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。