D觸發器實現分頻器

對于分頻器的實現，我們最常用的方法就是通過計數器來實現，具體的實現可以看前面的文章，但是通過D觸發器實現卻很少遇到，我將通過這篇文章講解D觸發器實現分頻器，這里以9分頻為例。

我們要實現的是通過D觸發器和組合邏輯實現占空比為50%的9分頻電路，首先我們通過D觸發器實現序列發生器，輸出000001111循環序列，然后用下降沿的D觸發器打一拍，將兩個信號相或后輸出即可。

通過上面的思路，我們首先畫出對應的波形圖，其中clk1為序列發生器產生的序列脈沖，clk2是clk1在系統時鐘clk的下降沿打一拍得到的信號，div_clk為我們得到的9分頻信號。

現在的關鍵就在于如何產生000001111循環序列，因為該循環序列有9個狀態，所以至少需要4個觸發器，所以我們首先使用4個觸發器列出對應的狀態：

Q3Q2Q1Q0D

0000	1
0001	1
0011	1
0111	1
1111	0
1110	0
1100	0
1000	0
0000 ？？？	0

此時我們看到使用四個觸發器時，我們在產生循環序列時，當產生第5個0時，發現觸發器的取值和產生第一個1時的取值相同，所以，不能用四個觸發器來產生該循環序列，為了滿足條件，我們使用五個觸發器，如下表：

Q4Q3Q2Q1Q0D

00000	1
00001	1
00011	1
00111	1
01111	0
11110	0
11100	0
11000	0
10000	0
00000	1

從上面可以看到，五個觸發器可以滿足條件，在確定了觸發器的個數之后，我們就要通過上表來畫出對應發的卡諾圖，然后進行化簡，得到狀態方程，然后根據狀態方程畫出電路。對應的卡諾圖如下：

在化簡的時候，沒有數據的地方，我們既可以看做1，也可以看做0，最后的化簡結果為D=Q4‘Q3’=(Q4+Q3)’，根據狀態方程就可以設計電路圖了，電路圖如下：

得到電路圖后，下面給出完整的代碼：

// ----------------------------------------------------------------------------- // Copyright (c) 2014-2021 All rights reserved // ----------------------------------------------------------------------------- // Author : dongtaolv // Email : tdlv@stu.xidian.edu.cn // File : div9_clk.v // Create : 2021-04-27 11:46:24 // Revise : 2021-04-27 11:46:24 // Editor : sublime text3, tab size (4) // -----------------------------------------------------------------------------module div9_clk(input wire clk,input wire rst,output wire div_clk );reg Q0,Q1,Q2,Q3,Q4; wire D0; reg out_reg;always @(posedge clk)beginif(rst)beginQ0 <= 1'b0;Q1 <= 1'b0;Q2 <= 1'b0;Q3 <= 1'b0;Q4 <= 1'b0;endelse beginQ0 <= D0;Q1 <= Q0;Q2 <= Q1;Q3 <= Q2;Q4 <= Q3;end endalways @(negedge clk)beginif(rst)beginout_reg <= 1'b0;endelse beginout_reg <= Q4;end endassign D0 = ~(Q3 | Q4);assign div_clk = out_reg | Q4; endmodule

tb文件如下：

// ----------------------------------------------------------------------------- // Copyright (c) 2014-2021 All rights reserved // ----------------------------------------------------------------------------- // Author : dongtaolv // Email : tdlv@stu.xidian.edu.cn // File : tb_div9_clk.v // Create : 2021-04-27 11:47:34 // Revise : 2021-04-27 11:47:34 // Editor : sublime text3, tab size (4) // ----------------------------------------------------------------------------- `timescale 1ns/1psmodule tb_div9_clk;reg clk; reg rst; wire div_clk;initial beginclk = 0;rst = 1;#100rst = 0; endalways #10 clk = ~clk;div9_clk inst_div9_clk (.clk(clk), .rst(rst), .div_clk(div_clk) );endmodule

仿真圖如下：

其中，clk為系統時鐘，div_clk為9分頻的時鐘。

總結

以上是生活随笔為你收集整理的D触发器实现分频器的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。