1. 前言

MOS管做為開關是一種常用的方式，在電路中比較常用的是一個三極管加一個MOS管，或者一個NMOS加一個PMOS。常用電路如圖1圖2所示。而我們今天來討論的是基于圖2電路引起的MOS關做開關對輸入端電源的影響。

圖1? 三極管加MOS管形式開關電路

?

圖2? NMOS加PMOS形式開關電路

?

2. 電路中遇到的問題及檢測結果

在使用圖2做電源開關時，檢測電源的波形發現，在開關導通的過程中對電源的輸入端有一個電源下拉的現象。其使用環境為，輸入電壓為DC5V，輸出DC5V，開關控制為LVTTL電平（3.3V）。其檢測的情況如下所示。

2.1 MOS管緩沖電容對電源開關的影響

當沒有添加緩沖電容（圖中C305，C302，C304，C303）的時候，其對電源下拉到4.2V以下。其檢測波形如圖3所示；

當只添加前端緩沖電容（C302，C305）時其電源下拉情況明顯改善，電源下拉到4.5V左右，其檢測波形如圖4所示；

當只添加后端緩沖電容(C303，C304)時，其電源下拉情況也得到明顯的改善，電源下拉到4.7V左右，其波形如圖5所示；

當前后端緩沖電容（C305，C302，C304，C303）都加上時，其電源下拉情況和只添加后端電容時，區別不大。

?

圖3? 不加緩沖電容時的電源測試波形

?

圖4加前端緩沖電容時的電源測試波形

圖5? 只加后端緩沖電容時的電源測試波形

?

2.2?MOS管緩沖電阻對電源開關的影響

這里的緩沖電阻我只測試了后端MOS管的緩沖電阻（R112）對電源開通時的影響。其測試條件為圖2種有后端緩沖電容的情況。

當緩沖電阻（R112）為1K時，其后端電壓上升時間為2.2ms，下拉影響在4.7V左右，波形上有明顯的下拉跡象，波形如所示；

當緩沖電阻（R112）為12K時，其后端電壓上升時間為19ms，下拉影響在4.8V左右，波形上沒有有明顯的下拉跡象，波形如所示；

圖6? 緩沖電阻為1K時電源檢測波形

?

圖7? 緩沖電阻為12K時電源檢測波形

3. 問題原理分析

3.1 測試結果推論

從第2節遇到的問題與處理檢測結果來看，MOS管做開關時對電源有一個固有的下拉現象，但可以通過控制MOS管的緩沖電阻、電容來改變MOS管的開通時間，從而控制電源下拉的幅度以及波形的平緩程度。

3.2 資料查詢分析

查詢PMOS管的手冊（IRF9310的datasheet），找到一個MOS管的開關時間的波形圖，可以支撐上面的推論。其圖如下所示。

圖8? MOS管開關時間測試電路與波形

?

其開關波形過程分析如下所示：???

當還沒發下拉脈沖時，VGS=0，VDS=-VDD，此時MOS管關斷；

當發送下拉脈沖時，VGS逐漸減小，VDS逐漸增加，此時MOS管開通，穩定時，VGS<0，VDS=0(PMOS的導通條件是VGS<0)；

我認為MOS管做開關時，對電源下拉就是這個VDS上升與VGS下降造成的，，而下拉幅度就是滿值到VDS與VGS的交叉點。

而在一個固定的電路中，最初與最終的VGS、VDS值是固定了的，我們能改變的就是Td(on)與Tr值（即我們可以通過外面的緩沖電阻與電容調節開關的導通時間）。當Td(on)與Tr值增大后，VGS與VDS的交叉點就相應往上抬了，則開通時對電源的下拉幅度就會小一些。

4. 電路推薦

用MOS管做開關時，對電源的下拉是必然有，但我們可以調節其下拉的幅度，因此電路中建議預留處緩沖電容與電壓的位置（根據自己需要保留其一個或者全留）。

此外一些商家也做了一些專用的負載開關，比如TI的TPS22975，其外圍電路簡單，且內部對性能有處理，其對電源的下拉幅度比較小，可以推薦使用。其簡單電路圖如圖9所示，其手冊開通的電源的影響如圖10所示。

從圖10可以看出，專用芯片的開通關斷對電源也有影響，只是影響很小。我用實際電路檢測時，下拉幅度也在4.9V以內（對5V電源進行開通）。

圖9? TPS22975的簡單電路

?

圖10? TPS22975的開通關斷情況

?

?

?

創作挑戰賽新人創作獎勵來咯，堅持創作打卡瓜分現金大獎

總結

以上是生活随笔為你收集整理的论MOS管开关对电源的影响的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。