目錄

• 1 概述
• 2 引用
• 3 DRP的信號端口
• 4 DRP的讀寫時序
• 5 GTX的速率的配置關系
• • 5.1 CPLL模式的速率配置關系
  • 5.2 QPLL模式的速率配置關系
• 6 速率相關DRP寄存器地址設置
• 7 典型協議的速率配置關系
• • 7.1 CPLL配置情況
  • 7.2 QPLL配置情況
• 8 GTX例程代碼中的DRP位置
• • 9 相關文章

1 概述

本文用于講解xilinx FPGA中的GTX的DRP的配置情況，用示例講解配置過程。

GTX 是FPGA的高速bank 信號模塊；

DRP即Dynamic Reconfiguration Port，動態重配置端口，允許動態修改設備的參數。

2 引用

《UG476》 7 Series FPGAs GTX/GTH Transceivers

《pg168》 7 Series FPGAs Transceivers Wizard v3.5

3 DRP的信號端口

4 DRP的讀寫時序

5 GTX的速率的配置關系

5.1 CPLL模式的速率配置關系

CPLL的速率一般為0-6Gbps。

5.2 QPLL模式的速率配置關系

6 速率相關DRP寄存器地址設置

7 典型協議的速率配置關系

7.1 CPLL配置情況

7.2 QPLL配置情況

8 GTX例程代碼中的DRP位置

9 相關文章

基于xilinx vivado的GTX/GTP ip核設置與例程代碼使用詳解

---

Xilinx FPGA GTX的DRP（Dynamic Reconfiguration Port）的時序配置模塊

參考時鐘與GTX linerate的配置關系與快速計算表格如下：
表格樣式：

計算表格下載地址：

xilinx GTX 用DRP接口配置linerate的計算表格

創作挑戰賽新人創作獎勵來咯，堅持創作打卡瓜分現金大獎

總結

以上是生活随笔為你收集整理的Xilinx FPGA GTX的DRP速率配置详解的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。