分享下做的設(shè)計(jì)。
本設(shè)計(jì)是通過PWM對電機(jī)進(jìn)行控制，可以進(jìn)行速度控制，正反轉(zhuǎn)控制等。
本程序可以在vivado或者quartus II下使用。
本代碼有verilog和vhdl兩個(gè)版本。
同時(shí)在modelsim和vivado自帶仿真器都仿真正確。

工程文件中包括測試文件，用來仿真，產(chǎn)生波形圖。
下圖為vivado中工程文件圖：

下圖為仿真波形圖：

//pwm控制轉(zhuǎn)速和正反轉(zhuǎn)方向 分下面幾個(gè)模塊構(gòu)成

頂層模塊設(shè)計(jì)：

module PWM_CONTROL(
input rst,level,clk,z_f,
output reg z,f,
output level_display0,level_display1
);

仿真測試代碼：

//tes

總結(jié)

以上是生活随笔為你收集整理的基于FPGA的电机控制设计（PWM）的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。