使用verilog語言實現流水燈設計并進行仿真波形驗證如下：

下面是在vivado下仿真截圖：

流水燈頂層模塊包括分頻器和狀態機組成

頂層模塊如下：
module ledwater(
input clk,//時鐘
input rst,//復位
input x,//工作模式控制   為0從右往左，為1從左往右
input  [1:0]speed,//流水的速度控制,speed 01速度最快0.24s 到最慢依次是 11 :0.48s 10:0.96s 00:1.92s
output  reg [7:0] Y
    );

下述幾個模塊：

module debounce(
    input clk,
    input reset,
    input noisy,
    output reg clean
    );
       parameter NDELAY = 650000;
       parameter NBITS = 20;
       reg [NBITS-1:0] count;
       reg xnew;
    always @(posedge clk)
         if (reset) begin xne

總結

以上是生活随笔為你收集整理的基于verilog流水灯设计的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。