使用verilog語言，在quartusII平臺(tái)下運(yùn)行并在modelsim下進(jìn)行仿真測試。
本設(shè)計(jì)的思想： 頂層模塊共分下面四個(gè)模塊，包括分頻器，ROM配置，地址產(chǎn)生，ROM數(shù)據(jù)讀取產(chǎn)生sin電壓
通過讀取ROM中保存的sin正弦信號(hào)，來產(chǎn)生正弦電壓，通過調(diào)節(jié)占空比的方式產(chǎn)生PWM波

下面是本設(shè)計(jì)的工程圖和仿真圖：

//頂層模塊
//思想： 頂層模塊共分下面四個(gè)模塊，包括分頻器，ROM配置，地址產(chǎn)生，ROM數(shù)據(jù)讀取產(chǎn)生sin電壓
//通過讀取ROM中保存的sin正弦信號(hào)，來產(chǎn)生正弦電壓，通過調(diào)節(jié)占空比的方式產(chǎn)生PWM波
module sin2(clk,rst_n,sin_a,sin_b,

總結(jié)

以上是生活随笔為你收集整理的verilog正弦电压PWM波产生的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。