基于 FPGA 的数字抢答器设计
生活随笔
收集整理的這篇文章主要介紹了
基于 FPGA 的数字抢答器设计
小編覺(jué)得挺不錯(cuò)的,現(xiàn)在分享給大家,幫大家做個(gè)參考.
下面是基于 FPGA 的數(shù)字搶答器設(shè)計(jì),在quartusII下,modelsim下仿真,編程語(yǔ)言VHDL。
1、搶答器的工作原理
主持人宣布可以搶答后,在 20s 的定時(shí)時(shí)間內(nèi)若有人按鍵搶答,則這個(gè)按鍵號(hào)碼會(huì) 被編碼,然后系統(tǒng)鎖存這個(gè)編碼并顯示輸出。由此分析,我們需要用到鑒別電路。搶答 的有效時(shí)間為 20s,系統(tǒng)需要在搶答開(kāi)始、20s 內(nèi)有選手搶答以及 20s 定時(shí)時(shí)間到這三
種情況下發(fā)出報(bào)警聲音,報(bào)警聲音響 300 毫秒后停止。由以上分析,系統(tǒng)要用到定時(shí)電 路來(lái)規(guī)定有效搶答時(shí)間,用報(bào)警器來(lái)發(fā)出報(bào)警。搶答器的原理圖如下圖所示。
從圖中分析可得,當(dāng)主持人宣布開(kāi)始搶答后,報(bào)警器發(fā)出報(bào)警,鑒別電路開(kāi)始工作, 選手可以按鍵搶答。定時(shí)電路則開(kāi)始從 20s 遞減,同時(shí)要顯示定時(shí)時(shí)間。如果有選手在 20s 的定時(shí)時(shí)間內(nèi)搶答&#
總結(jié)
以上是生活随笔為你收集整理的基于 FPGA 的数字抢答器设计的全部?jī)?nèi)容,希望文章能夠幫你解決所遇到的問(wèn)題。
- 上一篇: 【原创】Git删除暂存区或版本库中的文件
- 下一篇: Oracle初始化参数之memory_t