數字電路設計題目：病房呼叫系統的FPGA實現。實現了題目要求：支持呼叫記憶功能，有呼叫優先級，護士值班室可給予病房呼叫響應信號。

使用verilog語言

在QuartusII下實現

文工程沒有調用IP核，都是自己設計的代碼文件，可以用于ISE，vivado等開發工具下使用

下面是工程頂層模塊代碼部分截圖：

頂層模塊代碼：

module SRCall(clk,rst_n,rea_1_n,sin_8_n,request,alarm_clk,ds_shcp,ds_stcp,ds_data);
    input clk,rst_n;//systerm reset
    input rea_1_n;//reaction for request
    input[7:0] sin_8_n;
    
    output request;
    output alarm_clk;
    output ds_shcp,ds_stcp,ds_data;
    
    wire[7:0] rea_8_n;
    wire[7:0] sin_8_n;
    wire[7:0] sout_8;
    
    wire[7:0] I;
    w

總結

以上是生活随笔為你收集整理的FPGA病房呼叫系统实现的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。