Ultra96_v2实现交通标示识别
Xilinx暑期學(xué)校項目—基于Ultra96_v2實現(xiàn)交通標示識別
項目地址
項目Github地址
概述
本項目通過構(gòu)建一個輕量化神經(jīng)網(wǎng)絡(luò)在Ultra96_v2上完成網(wǎng)絡(luò)的前向計算過程,通過對網(wǎng)絡(luò)進行量化減少參數(shù)量與計算量,使之便于部署到嵌入式設(shè)備中。利用FPGA并行化、流水化的優(yōu)勢,提高檢測的實時性。項目的主要工作如下:
系統(tǒng)框圖
Bolck Design
性能參數(shù)
網(wǎng)絡(luò)結(jié)構(gòu)
本項目的輕量化網(wǎng)絡(luò)共包含5個3×3卷積層、5個BN層、5個最大池化層和1個1×1卷積模塊(代替全連接層),輸入圖片尺寸為128*128,權(quán)重和激活均為4bit整數(shù)。
性能指標
在網(wǎng)絡(luò)的訓(xùn)練過程中,該輕量化網(wǎng)絡(luò)的識別精度為92%。
在Ultra96_v2的交通標示識別過程中,識別一張圖片平均用時0.003s,可達316的FPS,實現(xiàn)了較好的加速效果。
心得總結(jié)
網(wǎng)絡(luò)訓(xùn)練過程
HLS部署過程
暑期學(xué)校總結(jié)
我們在本次Xilinx暑期學(xué)校項目中努力著,收獲著。通過暑期學(xué)校的學(xué)習(xí)和項目工程的實踐,我們了解了FPGA的開發(fā)流程,掌握了HLS工具的使用方法,鍛煉了解決問題與團隊協(xié)作的能力,學(xué)習(xí)了更多的渠道以幫助項目的開發(fā),交到了很多志同道合的朋友。前期學(xué)習(xí)的過程中,老師的課程配合Labs實踐,我們學(xué)以致用,加深對概念的理解。
后期的項目開發(fā)中,我們遇到了很多難點,如未接觸過網(wǎng)絡(luò)的訓(xùn)練工作、卷積層輸出數(shù)據(jù)與預(yù)期不一致、參數(shù)的量化與導(dǎo)出、網(wǎng)絡(luò)瓶頸的分析等,在我們一系列的學(xué)習(xí)和討論下,同時在老師們的指導(dǎo)下,我們慢慢解決了這些問題,實現(xiàn)了基本的交通標示識別功能,達到了較高的幀率。
2020注定是不凡的一年,一場突如其來的疫情打破了寧靜與美好。但2020這段夏日,我們攜手在XILINX暑期學(xué)校中完成培訓(xùn)與項目開發(fā)這一路相伴的時光,是今年給我們留下最美的風(fēng)景。
Reference
spooNN
Pytorch入門
Xilinx中國
Ultra96入門
總結(jié)
以上是生活随笔為你收集整理的Ultra96_v2实现交通标示识别的全部內(nèi)容,希望文章能夠幫你解決所遇到的問題。
- 上一篇: PHP中封装mysql数据库链接(简单版
- 下一篇: 基于PYNQ-Z2重建BNN工程