?：實(shí)驗(yàn)?的

1. 了解3-8譯碼器的電路原理，掌握組合邏輯電路的設(shè)計(jì)?法

2. 掌握QuartusII軟件原理圖輸?設(shè)計(jì)的流程

?：實(shí)驗(yàn)內(nèi)容

2.1設(shè)計(jì)輸?

1. 將3-8譯碼器A、B、C端作為輸?，Y作為輸出。

2. 其余引腳按照3-8譯碼器功能要求連接。

2.2電路仿真

1. 激勵(lì)?件的輸?包含A、B、C的8種狀態(tài)

2. 功能仿真

三：實(shí)驗(yàn)報(bào)告

1. 給出3-8譯碼器的真值表：

2. 實(shí)驗(yàn)步驟、實(shí)驗(yàn)內(nèi)容截圖（從創(chuàng)建?程開始到仿真結(jié)束）

1.路徑設(shè)置

2.器件選擇

3.匯總

4.創(chuàng)建BDF

5.原理圖設(shè)計(jì)

6.編譯結(jié)果

7.創(chuàng)建VWF進(jìn)行功能仿真

波形圖中CBA按照000 ， 001 ， 010 ， 011 ....遞增