原文鏈接：

FPGA開發(fā)全攻略連載之一：FPGA為什么這么熱？

FPGA開發(fā)全攻略連載之二：為什么工程師要掌握FPGA開發(fā)知識？

FPGA開發(fā)全攻略連載之三：FPGA基本知識與發(fā)展趨勢（part1）

FPGA開發(fā)全攻略連載之四：FPGA基本知識與發(fā)展趨勢（part2）

寫在前面

2008年，我參加了幾次可編程器件供應(yīng)商舉辦的技術(shù)研討會，讓我留下深刻印象的是參加這些研討會的工程師人數(shù)之多，簡直可以用爆滿來形容，很多工程師聚精會神地全天聽講，很少出現(xiàn)吃完午飯就閃人的現(xiàn)象，而且工程師們對研討會上展出的基于可編程器件的通信、消費(fèi)電子、醫(yī)療電子、工業(yè)等解決方案也有濃厚的興趣，這和其他器件研討會形成了鮮明的對比。

Garnter和iSuppli公布的數(shù)據(jù)顯示：2008年，全球半導(dǎo)體整體銷售出現(xiàn)25年以來首次萎縮現(xiàn)象，但是，可編程器件卻還在保持了增長，預(yù)計(jì)2008年可編程邏輯器件(PLD)市場銷售額增長7.6%，可編程器件的領(lǐng)頭羊美國供應(yīng)商賽靈思公司2008年?duì)I業(yè)收入預(yù)計(jì)升6.5%！現(xiàn)在2009年即將過去，我們看到可編程器件的應(yīng)用呈現(xiàn)加速勢態(tài)，尤其是在賽靈思等公司目標(biāo)設(shè)計(jì)平臺理念的引領(lǐng)下，FPGA開發(fā)的門檻正在不斷降低，未來，我相信FPGA的開發(fā)可能和開發(fā)單片機(jī)、DSP一樣簡單！

在與工程師的交流中，我發(fā)現(xiàn)，很多工程師非常需要普及以FPGA為代表的可編程器件的應(yīng)用開發(fā)知識，也有很多工程師苦于進(jìn)階無門，缺乏專業(yè)、權(quán)威性的指導(dǎo)，在Google上搜索后，我發(fā)現(xiàn)很少有幫助工程師設(shè)計(jì)的FPGA系統(tǒng)設(shè)計(jì)資料，即使有也只是介紹一些概念性的基礎(chǔ)知識，缺乏實(shí)用性和系統(tǒng)性，于是，我萌生了出版一本指導(dǎo)工程師FPGA應(yīng)用開發(fā)電子書的想法，而且這個(gè)電子書要突出實(shí)用性，讓大家都可以免費(fèi)下載，并提供許多技巧和資源信息，很高興美國賽靈思公司對這個(gè)想法給予了大力支持，賽靈思公司亞太區(qū)市場經(jīng)理張俊偉小姐和高級產(chǎn)品經(jīng)理梁曉明先生對電子書提出了寶貴的意見，并提供了大量FPGA設(shè)計(jì)資源，也介紹了一些FPGA設(shè)計(jì)高手參與了電子書的編撰。

很短的時(shí)間內(nèi)，一個(gè)電子書項(xiàng)目團(tuán)隊(duì)組建起來，北京郵電大學(xué)的研究生田耘先生和賽靈思公司上海辦事處的蘇同麒先生等人都參與了電子書的編寫，他們是有豐富設(shè)計(jì)經(jīng)驗(yàn)的高手，在大家的共同努力下，這本凝結(jié)著智慧的FPGA電子書終于和大家見面了！我希望這本電子書可以成為對FPGA有興趣或正在使用FPGA進(jìn)行開發(fā)的工程師的手頭設(shè)計(jì)寶典之一，也希望這個(gè)電子書可以對工程師們學(xué)習(xí)FPGA開發(fā)和進(jìn)階有實(shí)用的幫助！如果可能，未來我們還將出版后續(xù)版本！

第一章、為什么工程師要掌握FPGA開發(fā)知識？

作者：張國斌、田耘

2008 年年初，某著名嵌入式系統(tǒng)IT 公司為了幫助其產(chǎn)品售后工程師和在線技術(shù)支持工程師更好的理解其產(chǎn)品，舉行了ASIC/FPGA 基礎(chǔ)專場培訓(xùn)．由于后者因?yàn)楸Ｃ苤贫榷荒芙佑|到板級電路圖和LAYOUT，同時(shí)因ASIC/FPGA 都是典型的SoC 應(yīng)用，通常只是將ASIC/FPGA 當(dāng)作黑盒來理解，其猜測性讀圖造成公司與外部及公司內(nèi)部大量的無效溝通．培訓(xùn)結(jié)束后, 參與者紛紛表示ASIC/FPGA 的白盒式剖析極大提高了對產(chǎn)品的理解，有效解決了合作伙伴和客戶端理解偏異性問題，參加培訓(xùn)的工程師小L 表示：“FPGA 同時(shí)擁有強(qiáng)大的處理功能和完全的設(shè)計(jì)自由度，以致于它的行業(yè)對手ASIC 的設(shè)計(jì)者在做wafer fabrication 之前, 也大量使用FPGA 來做整個(gè)系統(tǒng)的板級仿真，學(xué)習(xí)FPGA 開發(fā)知識不但提升了我們的服務(wù)質(zhì)量從個(gè)人角度講也提升了自己的價(jià)值。”

實(shí)際上，小L 只是中國數(shù)萬FPGA 開發(fā)工程師中一個(gè)縮影，目前，隨著FPGA 從可編程邏輯芯片升級為可編程系統(tǒng)級芯片，其在電路中的角色已經(jīng)從最初的邏輯膠合延伸到數(shù)字信號處理、接口、高密度運(yùn)算等更廣闊的范圍，應(yīng)用領(lǐng)域也從通信延伸到消費(fèi)電子、汽車電子、工業(yè)控制、醫(yī)療電子等更多領(lǐng)域，現(xiàn)在，大批其他領(lǐng)域的工程師也像小L 一樣加入到FPGA 學(xué)習(xí)應(yīng)用大軍中。未來，隨著FPGA 把更多的硬核如PowerPC? 處理器等集成進(jìn)來，以及采用新的工藝將存儲單元集成，FPGA 越來越成為一種融合處理、存儲、接口于一體的超級芯片，“FPGA 會成為一種板級芯片，未來的電子產(chǎn)品可以通過配置FPGA 來實(shí)現(xiàn)功能的升級，實(shí)際上，某些通信設(shè)備廠商已經(jīng)在嘗試這樣做了。”賽靈思公司全球資深副總裁湯立人這樣指出。

可以想象，未來，FPGA開發(fā)能力對工程師而言將成為類似C 語言的基礎(chǔ)能力之一，面對這樣的發(fā)展趨勢，你還能簡單地將FPGA 當(dāng)成一種邏輯器件嗎？還能對FPGA 的發(fā)展無動于衷嗎？

電子產(chǎn)品設(shè)計(jì)趨勢的變化
自電子產(chǎn)品誕生之日起，電子產(chǎn)品開發(fā)流程和方法就隨著電子元器件的不斷演進(jìn)而變化，從最早的電子管器件到晶體管再到集成電路，工程師在設(shè)計(jì)產(chǎn)品時(shí)，所采用的工具和方法都有所不同，但是總的來說貫穿電子設(shè)計(jì)的統(tǒng)一思路是：使用印刷電路板上的分立、現(xiàn)成元件、連接器或IC 創(chuàng)建物理平臺實(shí)現(xiàn)所需要的功能。例如，在60 年代，如果要設(shè)計(jì)一個(gè)收音機(jī)，工程師必須通過在PCB 板上通過晶體管、電阻、電容、電感、電線、濾波器、二極管等電路搭建出一個(gè)物理平臺，實(shí)現(xiàn)對RF 信號的調(diào)諧、濾波、放大等，最后實(shí)現(xiàn)收音機(jī)的功能。

集成電路出現(xiàn)以后，一些分立器件被集成到一顆芯片上，但是總的設(shè)計(jì)思路沒有變化，還是要在一個(gè)PCB 板上通過無源器件和IC 搭建出一個(gè)物理平臺，實(shí)現(xiàn)信號的接收、處理和輸出。但是，隨著FPGA 等可編程器件的誕生，設(shè)計(jì)思路正發(fā)生著微妙的變化——隨著更多功能從分立器件移到可編程領(lǐng)域，各種不同的設(shè)計(jì)流程交匯到了一起。現(xiàn)在，有效的電子設(shè)計(jì)是將板卡設(shè)計(jì)、可編程邏輯設(shè)計(jì)和軟件開發(fā)融合在一起，未來，隨著FPGA 融合處理、存儲于一體，板卡設(shè)計(jì)將融合進(jìn)可編程邏輯設(shè)計(jì)中，電子產(chǎn)品設(shè)計(jì)將演變?yōu)榭删幊踢壿嬙O(shè)計(jì)和嵌入式軟件設(shè)計(jì)，那時(shí)，電子設(shè)計(jì)將更體現(xiàn)一種“軟”設(shè)計(jì)，一種通過開發(fā)語言和工具實(shí)現(xiàn)的設(shè)計(jì)，而FPGA 將成為這種

“軟”設(shè)計(jì)的載體，以 FPGA 形式存在的低成本、大規(guī)模可編程器件可以隨時(shí)隨地獲得，這使設(shè)計(jì)者有可能將所有系統(tǒng)核心功能都轉(zhuǎn)移到軟設(shè)計(jì)中，并利用這種設(shè)計(jì)的優(yōu)勢。這些“軟”設(shè)計(jì)優(yōu)勢包括：更容易保護(hù)系統(tǒng)功能使其不被仿制或逆向工程，編程到設(shè)計(jì)中的“軟”元素容易更新，使設(shè)計(jì)過程更具連續(xù)性。好的工具所設(shè)計(jì)的軟設(shè)計(jì)不依賴于事先指定的硬件平臺。而且，設(shè)計(jì)可以在最終硬件平臺內(nèi)繼續(xù)進(jìn)行，即使產(chǎn)品已經(jīng)移交客戶也仍然可行。即“軟”設(shè)計(jì)將成為電子設(shè)計(jì)的發(fā)展方向。

另一點(diǎn)，現(xiàn)今及未來的電子產(chǎn)品都在追求智能化和個(gè)性化，智能化只能通過軟件來實(shí)現(xiàn)，個(gè)性化呢，需要工程師簡單地修改就可體現(xiàn)不同的特色，另外也需要保護(hù)自己的設(shè)計(jì)不被仿制，要做到這點(diǎn)，也需要可編程器件。每個(gè)工程師都希望自的產(chǎn)品永遠(yuǎn)與眾不同。與眾不同就是要讓產(chǎn)品與競爭產(chǎn)品不一樣，讓購買者選擇你的產(chǎn)品而不選擇競爭對手的產(chǎn)品。但是，怎么樣才能在日益全球化的市場中保持與眾不同呢？不要再指望在硬件上能達(dá)到目的，因?yàn)楝F(xiàn)在幾乎每個(gè)人都能獲得同樣的芯片。當(dāng)現(xiàn)有物理硬件中實(shí)現(xiàn)的任何功能受到市場的歡迎的同時(shí)，大量的仿制就出現(xiàn)了。

所以要將產(chǎn)品的區(qū)別建立在編程器件智能上，保護(hù)有價(jià)值的 IP，并且使競爭對手很難對其進(jìn)行逆向工程。而且，即使硬件已經(jīng)制造出來，產(chǎn)品仍可以通過“軟”設(shè)計(jì)進(jìn)行創(chuàng)新并為產(chǎn)品增值，產(chǎn)品的成功就有了保障。而這些，都離不開可編程器件。可編程器件是實(shí)現(xiàn)“軟”設(shè)計(jì)的保障和載體。

設(shè)計(jì)電子設(shè)計(jì)工程師設(shè)計(jì)方法和設(shè)計(jì)內(nèi)容在不斷變化
電子設(shè)計(jì)工程師的設(shè)計(jì)方法和內(nèi)容其實(shí)也在一直變化，電子管時(shí)代，設(shè)計(jì)工程師要掌握電子管的性能和設(shè)計(jì)要點(diǎn)，晶體管時(shí)代，設(shè)計(jì)工程師要熟悉跟中電路的作用和搭建，集成電路誕生以后，設(shè)計(jì)工程師要熟悉IC 管腳的作用和功能，而設(shè)計(jì)工具從最早的草稿圖、軟件輔助設(shè)計(jì)也發(fā)展到電子設(shè)計(jì)自動化工具(EDA 軟件)，以FPGA 為代表的可編程器件誕生后，設(shè)計(jì)工程師不但要設(shè)計(jì)硬件電路更要熟悉HDL、Verilog 等IC 設(shè)計(jì)語言，此外，還要熟悉接口、數(shù)字信號處理、算法、EDA 設(shè)計(jì)方法學(xué)等等，電子工程師要學(xué)習(xí)的知識日益增多。

未來的硬件工程師是什么樣的？
那么，未來的的硬件設(shè)計(jì)工程師是什么樣的？或者說未來的硬件設(shè)計(jì)工程是怎樣的？而已這樣說：以VHDL 或者Verilog 語言來表達(dá)設(shè)計(jì)意圖、以FPGA 做為硬件載體、以計(jì)算機(jī)為設(shè)計(jì)開發(fā)工具，以EDA 軟件為開發(fā)環(huán)境、以SoC、IP 等為綜合設(shè)計(jì)的方法，已經(jīng)成為硬件設(shè)計(jì)工程的主要特征。可以預(yù)見，FPGA 將成為未來的硬件工程師必用的設(shè)計(jì)元素之一。

另外，FPGA 在應(yīng)用中的其他顯著優(yōu)勢是可以減少BOM 整合多個(gè)分立的數(shù)字器件( 例如一個(gè)很小很便宜的CPLD 可以替換好幾個(gè)74 系列芯片)、降低PCB 布線難度(MGT/GTP 等串行收發(fā)器將原本與需要三五十條線并行數(shù)據(jù)線替換為少量的串行線路)、可定制性( 可以自己寫代碼來支持非標(biāo)準(zhǔn)的接口)，可擴(kuò)展性( 可編程易修改方便升級)、加速面市時(shí)間( 只需關(guān)心功能實(shí)現(xiàn)，不需要再花時(shí)間制成專用IC) 等，這樣FPGA 帶給設(shè)計(jì)的公司的好處已經(jīng)不是從成本體現(xiàn)了，它可以大幅度提升開發(fā)的效率！

最重要的是生態(tài)系統(tǒng)
我想大家可以注意到最近幾個(gè)有意思的事件：
1、賽靈思宣布和ARM戰(zhàn)略合作，未來FPGA中嵌入ARM硬內(nèi)核并采用ARM的AMBA總線，雖然目前嵌入的是M1內(nèi)核，但是未來會有更多內(nèi)核嵌入，這就意味著FPGA把強(qiáng)大的處理功能和實(shí)時(shí)控制功能結(jié)合起來了，這樣催生的器件適用性會更廣了。
2、一些模擬巨頭如TI、ADI、LTC等開始提供針對FPGA的電源管理方案，可見它們看好FPGA的未來。
3、賽靈思CTO最近在采訪中透露FPGA的應(yīng)用已經(jīng)拓展到云計(jì)算、綠色I(xiàn)T、智能電網(wǎng)、智能馬達(dá)、安全架構(gòu)等等，未來的FPGA可能會成為應(yīng)用最廣的半導(dǎo)體器件了。

綜上所述，我們就明白為什么工程師要掌握FPGA 開發(fā)知識了，希望本書有助于大家了解和掌握FPGA 開發(fā)。

第二章、FPGA基本知識與發(fā)展趨勢

FPGA 是英文Field Programmable Gate Array 的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC) 領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。它是當(dāng)今數(shù)字系統(tǒng)設(shè)計(jì)的主要硬件平臺，其主要特點(diǎn)就是完全由用戶通過軟件進(jìn)行配置和編程，從而完成某種特定的功能，且可以反復(fù)擦寫。在修改和升級時(shí)，不需額外地改變PCB 電路板，只是在計(jì)算機(jī)上修改和更新程序，使硬件設(shè)計(jì)工作成為軟件開發(fā)工作，縮短了系統(tǒng)設(shè)計(jì)的周期，提高了實(shí)現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞。

2.1 FPGA 結(jié)構(gòu)和工作原理
2.1.1 夢想成就偉業(yè)
1984 年，在硅谷工作的Bernie Vonderschmitt、Ross Freeman 和 Jim Barnett 共同構(gòu)建了一個(gè)設(shè)想，他們夢想創(chuàng)立一家不同于一般的公司。他們希望創(chuàng)建一家在整個(gè)新領(lǐng)域內(nèi)開發(fā)和推出先進(jìn)技術(shù)的公司。并且，他們還希望以這種方式領(lǐng)導(dǎo)它：在這里工作的人們熱愛他們的工作、享受工作的樂趣，并對他們所從事的工作著迷。

?

圖2-1 Ross Freeman(左)是FPGA的發(fā)明人，Bernie Vonderschmitt(右)是賽靈思公司的創(chuàng)始人
創(chuàng)造性地推出了“無晶圓半導(dǎo)體”公司的概念。
2009 年2 月18 日，Ross Freeman 因他的這項(xiàng)發(fā)明——現(xiàn)場可編程門陣列 (FPGA) 而榮登2009 美國發(fā)明家名人堂。

?

Freeman 先生的發(fā)明是一塊全部由“開放式門”組成的計(jì)算機(jī)芯片，其專利號為4,870,302。采用這種芯片，工程師可以根據(jù)需要進(jìn)行編程，添加新的功能，滿足不斷發(fā)展的標(biāo)準(zhǔn)或規(guī)范要求，并可在設(shè)計(jì)的最后階段進(jìn)行修改。

2.1.2 FPGA結(jié)構(gòu)
對PROM、EPROM、E2PROM 熟悉的人都知道這些可編程器件的可編程原理是通過加高壓或紫外線導(dǎo)致三極管或MOS 管內(nèi)部的載流子密度發(fā)生變化，實(shí)現(xiàn)所謂的可編程，但是這些器件或只能實(shí)現(xiàn)單次可編程或編程狀態(tài)難以穩(wěn)定。FPGA 則不同，它采用了邏輯單元陣列LCA(Logic Cell Array) 這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊CLB(Configurable Logic Block)、輸出輸入模塊IOB(Input Output Block) 和內(nèi)部連線(Interconnect)三個(gè)部分。

FPGA 的可編程實(shí)際上是改變了CLB 和IOB 的觸發(fā)器狀態(tài)，這樣，可以實(shí)現(xiàn)多次重復(fù)的編程由于FPGA 需要被反復(fù)燒寫，它實(shí)現(xiàn)組合邏輯的基本結(jié)構(gòu)不可能像ASIC 那樣通過固定的與非門來完成，而只能采用一種易于反復(fù)配置的結(jié)構(gòu)。查找表可以很好地滿足這一要求，目前主流FPGA 都采用了基于SRAM 工藝的查找表結(jié)構(gòu)，也有一些軍品和宇航級FPGA 采用Flash 或者熔絲與反熔絲工藝的查找表結(jié)構(gòu)。通過燒寫文件改變查找表內(nèi)容的方法來實(shí)現(xiàn)對FPGA 的重復(fù)配置。

根據(jù)數(shù)字電路的基本知識可以知道，對于一個(gè)n 輸入的邏輯運(yùn)算，不管是與或非運(yùn)算還是異或運(yùn)算等等，最多只可能存在2n 種結(jié)果。所以如果事先將相應(yīng)的結(jié)果存放于一個(gè)存貯單元，就相當(dāng)于實(shí)現(xiàn)了與非門電路的功能。FPGA 的原理也是如此，它通過燒寫文件去配置查找表的內(nèi)容，從而在相同的電路情況下實(shí)現(xiàn)了不同的邏輯功能。

查找表(Look-Up-Table) 簡稱為LUT，LUT 本質(zhì)上就是一個(gè)RAM。目前FPGA 中多使用4 輸入的LUT，所以每一個(gè)LUT 可以看成一個(gè)有4 位地址線的 的RAM。 當(dāng)用戶通過原理圖或HDL 語言描述了一個(gè)邏輯電路以后，PLD/FPGA 開發(fā)軟件會自動計(jì)算邏輯電路的所有可能結(jié)果，并把真值表( 即結(jié)果) 事先寫入RAM，這樣，每輸入一個(gè)信號進(jìn)行邏輯運(yùn)算就等于輸入一個(gè)地址進(jìn)行查表，找出地址對應(yīng)的內(nèi)容，然后輸出即可。

表2-1 輸入與門的真值表
從表中可以看到，LUT 具有和邏輯電路相同的功能。實(shí)際上，LUT 具有更快的執(zhí)行速度和更大的規(guī)模。

?

由于基于LUT 的FPGA 具有很高的集成度，其器件密度從數(shù)萬門到數(shù)千萬門不等，可以完成極其復(fù)雜的時(shí)序與邏輯組合邏輯電路功能，所以適用于高速、高密度的高端數(shù)字邏輯電路設(shè)計(jì)領(lǐng)域。其組成部分主要有可編程輸入/ 輸出單元、基本可編程邏輯單元、內(nèi)嵌SRAM、豐富的布線資源、底層嵌入功能單元、內(nèi)嵌專用單元等，主要設(shè)計(jì)和生產(chǎn)廠家有賽靈思、Altera、Lattice、Actel、Atmel 和QuickLogic 等公司，其中最大的是美國賽靈思公司，占有可編程市場50% 以上的市場份額，比其他所有競爭對手市場份額的總和還多。

FPGA 是由存放在片內(nèi)RAM 中的程序來設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對片內(nèi)的RAM 進(jìn)行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。

加電時(shí)，FPGA 芯片將EPROM 中數(shù)據(jù)讀入片內(nèi)編程RAM 中，配置完成后，FPGA 進(jìn)入工作狀態(tài)。掉電后，FPGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，FPGA 能夠反復(fù)使用。FPGA 的編程無須專用的FPGA 編程器，只須用通用的EPROM、PROM 編程器即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此，FPGA 的使用非常靈活。

?

圖2-2 被廣泛應(yīng)用的Xilinx Spartan－3系列FPGA
如前所述，FPGA 是由存放在片內(nèi)的RAM 來設(shè)置其工作狀態(tài)的，因此工作時(shí)需要對片內(nèi)RAM 進(jìn)行編程。用戶可根據(jù)不同的配置模式，采用不同的編程方式。Xilinx FPGA 的常用配置模式有5 類：主串模式、從串模式、Select MAP 模式、Desktop 配置和直接SPI 配置。

?

目前，FPGA 市場占有率最高的兩大公司賽靈思公司和Altera 生產(chǎn)的FPGA 都是基于SRAM 工藝的，需要在使用時(shí)外接一個(gè)片外存儲器以保存程序。上電時(shí)，FPGA 將外部存儲器中的數(shù)據(jù)讀入片內(nèi)RAM，完成配置后，進(jìn)入工作狀態(tài)；掉電后FPGA 恢復(fù)為白片，內(nèi)部邏輯消失。這樣FPGA 不僅能反復(fù)使用，還無需專門的FPGA編程器，只需通用的PROM、PROM 編程器即可。Actel、QuickLogic 等公司還提供反熔絲技術(shù)的FPGA，具有抗輻射、耐高低溫、低功耗和速度快等優(yōu)點(diǎn)，在軍品和航空航天領(lǐng)域中應(yīng)用較多，但這種FPGA 不能重復(fù)擦寫，開發(fā)初期比較麻煩，費(fèi)用也比較昂貴。Lattice 是ISP 技術(shù)的發(fā)明者，在小規(guī)模PLD 應(yīng)用上有一定的特色。早期的賽靈思公司產(chǎn)品一般不涉及軍品和宇航級市場，但目前已經(jīng)有多款產(chǎn)品進(jìn)入該類領(lǐng)域。

圖2-3 FPGA芯片內(nèi)部結(jié)構(gòu)
FPGA 芯片結(jié)構(gòu)目前主流的FPGA 仍是基于查找表技術(shù)的，已經(jīng)遠(yuǎn)遠(yuǎn)超出了先前版本的基本性能，并且整合了常用功能( 如RAM、時(shí)鐘管理和DSP) 的硬核(ASIC 型) 模塊。如圖2-3 所示( 注：圖2-3 只是一個(gè)示意圖，實(shí)際上每一個(gè)系列的FPGA 都有其相應(yīng)的內(nèi)部結(jié)構(gòu))，FPGA 芯片主要由6 部分完成，分別為：可編程輸入輸出單元、基本可編程邏輯單元、完整的時(shí)鐘管理、嵌入塊式RAM、豐富的布線資源、內(nèi)嵌的底層功能單元和內(nèi)嵌專用硬件模塊。

轉(zhuǎn)載于:https://www.cnblogs.com/synow/p/5498526.html

創(chuàng)作挑戰(zhàn)賽新人創(chuàng)作獎勵來咯，堅(jiān)持創(chuàng)作打卡瓜分現(xiàn)金大獎

總結(jié)

以上是生活随笔為你收集整理的FPGA开发全攻略——概念篇的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。