AD9371 RF 收發(fā)器適合需要寬頻率范圍、同時(shí)保持低功耗水平的高性能無線電應(yīng)用。它采用高度集成的 12mm x 12mm SoC 封裝，可代替多達(dá) 20 個(gè)高性能分立式元件。AD9371 覆蓋 300 MHz 到 6 GHz 頻率范圍，支持高達(dá) 100 MHz 的接收器和發(fā)射大信號(hào)瞬時(shí)帶寬，高達(dá) 250 MHz 的觀測接收器和發(fā)射合成帶寬，全集成式 LO 和時(shí)鐘功能，以及高度先進(jìn)的片內(nèi)校準(zhǔn)和校正算法。

千有科技已設(shè)計(jì)了ZYNQ7000系列+AD9371、K7+AD9371等產(chǎn)品，從開始的初版到現(xiàn)在的終板，解決了各種軟硬件技術(shù)難題，產(chǎn)品性能指標(biāo)等都符合項(xiàng)目需求，具有豐富的產(chǎn)品開發(fā)經(jīng)驗(yàn)與能力。

接下來，以官方demo連接來對(duì)AD9371進(jìn)行大致的介紹，下面的系統(tǒng)級(jí)圖顯示了此設(shè)計(jì)中不同模塊的連接方式。

圖1 官方各模塊連接圖

AD9371采取JESD204B接口（JESD204B接口理論方面，千有科技已有相關(guān)博客進(jìn)行詳細(xì)介紹），通過FMC接口與FPGA進(jìn)行連接。JESD204B接口在AD9371與FPGA進(jìn)行數(shù)據(jù)傳輸?shù)木唧w過程如圖2所示。

圖2 JESD204B接口在DAC、ADC中的數(shù)據(jù)流

如圖3是AD9371應(yīng)用系統(tǒng)框圖，在此設(shè)置中，收發(fā)器通道的最大數(shù)據(jù)速率為6.144Gbps。 EVM上可用的時(shí)鐘發(fā)生器用于為EVM和FPGA計(jì)時(shí)。 FPGA中的SPI主控制器通過FMC引腳通過4線SPI接口對(duì)EVM上可用的AD9371寄存器和AD9528時(shí)鐘發(fā)生器寄存器進(jìn)行編程。 該時(shí)鐘發(fā)生器的參考時(shí)鐘必須由外部時(shí)鐘源提供。 轉(zhuǎn)換器器件時(shí)鐘，FPGA器件時(shí)鐘和SYSREF（針對(duì)FPGA和轉(zhuǎn)換器）均由AD9528生成。 FPGA通過FMC引腳接收這些時(shí)鐘。 在所有配置中，這些轉(zhuǎn)換器均在單個(gè)JESD鏈路中運(yùn)行，最多具有4條通道。IOPLL輸入?yún)⒖紩r(shí)鐘通過全局時(shí)鐘網(wǎng)絡(luò)從設(shè)備時(shí)鐘中獲取。 從級(jí)聯(lián)的PLL輸出，全局時(shí)鐘或核心時(shí)鐘網(wǎng)絡(luò)獲取參考時(shí)鐘可能會(huì)給IOPLL和收發(fā)器PLL輸出帶來額外的抖動(dòng)。
圖3 AD9371應(yīng)用系統(tǒng)框圖

以上系統(tǒng)框圖適用于不同的板載與AD9371，只要該板載支持AD9371開發(fā)。下面關(guān)于不同板載開發(fā)過程中的迥異進(jìn)行大致的總結(jié)：
1、時(shí)鐘資源。不同板載的時(shí)鐘支持不一樣，比如：7系列是MMCME2，ULTRASCLALE是MMCME2，VIRTEX6是MMCM等等。
2、存儲(chǔ)資源：DDR2/DDR3/DDR4。
3、原語：不同開發(fā)板的原語不一樣。
4、不同開發(fā)板對(duì)應(yīng)不同GTP、GTH、GTX、GTZ、GTY等。
5、QPLL、CPLL使用差異。

以上文章為千有科技專有，未經(jīng)允許，不允許轉(zhuǎn)發(fā)或者用于商用，否則將追責(zé)。

總結(jié)

以上是生活随笔為你收集整理的AD9371开发总结(一)的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。