以fpga端的rx為例：
ZYNQ jesd204b中rx的axi_stream接口的位寬n與配置的LANE數量L有關，n=32L，如下圖所示（L為2）：

去解析rx_tdate的數據時需要參考AD9371的ug-992，本設計中ADC數量M為4（兩通道AD的IQ，22），LANE數量為2，單幀字節數F=2*M/L=4（ADC為16bit，2BYTE）。手冊中描述的AD9371端Framer的數據打包方式為下圖所示(UG-992,Page 25)：

假設SAMPLE CROSSBAR配置為直通:Rx1_Q->ADC0,…Rx2_I->ADC3。
其解析過程為：

總結

以上是生活随笔為你收集整理的AD9371+ZYNQ结构中JESD204B IP核的AXI_STREAM接口数据结构的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。