?一、PCB設(shè)計時高速信號和低速信號區(qū)分 ? ?

? ? ? ? 在高速PCB電路設(shè)計過程中，經(jīng)常會遇到信號完整性問題，導(dǎo)致信號傳輸質(zhì)量不佳甚至出錯。那么如何區(qū)分高速信號和普通信號呢？很多人覺得信號頻率高的就是高速信號，實則不然。我們知道任何信號都可以由正弦信號的N次諧波來表示，而信號的最高頻率或者信號帶寬才是衡量信號是否是高速信號的標準。</font>

信號最高頻率由信號的上升時間決定，計算公式：F=0.5/Tr（Tr=10%-90%上升時間）

信號的上升時間一般在芯片手冊中會給出，上面的公式是針對上升時間10%-90%來說的。在最高頻率確定后，走線長度也是衡量高速和低速信號的標準。公式如下：波長=C/F。C為傳輸速度，近似等于光速，F為最高頻率，由上面公式求得。

區(qū)分高速和低速信號步驟如下：

1、獲得信號最高頻率和走線長度L；

2、利用最高頻率計算波長；

3、當走線長度L大于六分之一的波長，則信號為高速信號，反之則為低速信號；

舉例說明：

? ? 周期頻率100MHz,上升時間2ns。由上述公式計算最高頻率F=250MHz，波長47in；

?? 周期頻率10MHz，上升時間0.5ns。由上述公式計算最高頻率F=1000MHz,波長12in；對比可知10信號最高頻率要高于100MHz,走線長度都在6in時10MHz需要視為高速信號。

二、層疊結(jié)構(gòu)設(shè)計

多層板中，信號層、電源層及地層的排列順序，對信號完整性有著很大的影響。在層疊結(jié)構(gòu)設(shè)計時，會出現(xiàn)以下幾種情況：

1、電源層與地層相鄰：電源層與地層相鄰可以很好的實現(xiàn)電源與地之間的耦合，減小電源平面與地平面見的阻抗。

2、信號層與地層相鄰：以完整的地層作為參考平面，信號回流路徑最好。

3、信號層與電源層相鄰：若電源層為完整的平面，也可以獲得很好的信號回流路徑，若電源層分塊，不完整的參考平面會導(dǎo)致信號回流路徑上阻抗不連續(xù)，影響信號完整性。

注：信號傳輸分為兩個路徑：驅(qū)動路徑和回流路徑，驅(qū)動路徑是能在PCB上看到走線的路徑，回流路徑?jīng)]有實際的走線，但回流路徑的阻抗不連續(xù)依然會引起信號完整性問題。信號在傳輸過程中會選擇最短路徑作為回流路徑，所以當以完整的地平面作為參考平面時，回流路徑上阻抗連續(xù)，信號質(zhì)量最好。以完整的電源平面作為參考平面時，回流通過電源平面返回，還要通過電源平面對地的阻抗回到地，如果電源平面對地阻抗小，則選擇電源平面也可以獲得很好的回流路徑。

4、信號層與信號層相鄰：信號會選擇最近的電源/地層作為參考層，與信號層相鄰會受到相鄰信號層的干擾，信號完整性受影響。

三、PCB布線要求

1、盡量避免走線拐角處出現(xiàn)尖角；

2、盡量避免走線過程中出現(xiàn)線寬變化，會導(dǎo)致阻抗不連續(xù)，出現(xiàn)信號完整性問題；

3、蛇形線，滿足3W原則，高頻關(guān)鍵信號盡量不走蛇形線；

4、盡量減少走線分叉，對于一驅(qū)多，走成菊花鏈來減少stub；

5、控制過孔的數(shù)目，過孔呈容性，過多的過孔會導(dǎo)致信號完整性問題；

6、對于晶振，會給周圍走線帶來干擾，不要在晶振下方走線。在表層晶振的下方最好做挖空處理，第二層若不是地層，應(yīng)在對應(yīng)區(qū)域鋪地或者挖空；

7、對于差分信號的參考平面：差分對內(nèi)兩信號互為對方提供返回路徑，因此差分對內(nèi)兩信號間耦合非常重要。那么是不是差分對與周圍參考平面無需緊密耦合？答案是否定的，由于受工藝和PCB走線等因素，差分對內(nèi)信號無法實現(xiàn)對稱，不可避免的產(chǎn)生共模分量，這部分共模分量是需要通過參考平面來實現(xiàn)回流。

8、PCB板頂層和底層由于參考平面是空氣和PCB板第二層，所以阻抗控制很難，在表層不要走高速線，可以走一些低速的，短的信號線。

四、關(guān)于信號跨層走線

由于多層板布線需要，經(jīng)常需要打過孔跨層走線。在跨層走線時要注意以下幾點來盡量保持回流路徑完整：

1、信號換層時，最好不要改變參考層；

2、信號換層時，最好不要改變參考層的網(wǎng)絡(luò)屬性；

3、信號換層時，最好在信號過孔附近增加一個與參考層同屬性的過孔，非同屬性的過孔盡量遠；

4、若換層前后，兩參考層網(wǎng)絡(luò)屬性不同，則要求兩參考層相距較近，以減小層間阻抗和返回路徑的壓降；

5、當換層信號較多時，附加的地或者電源過孔之間應(yīng)保持一定距離；

串擾：信號線間由于耦合引起的干擾稱為串擾。對于高速信號串擾問題：

1、增加高速信號線之間的間距，當多個高速信號長距離平行走線時，應(yīng)遵守3W原則（實際中可能做不到，但及其敏感的高速信號和高速時鐘一定要滿足3W原則）

2、降低邊沿速率，對于極高頻信號，增加線寬，增大差分對間距來減小高頻損耗；

3、降低阻抗，減少信號層與參考層之間的阻抗，同樣有助于減小信號間串擾；

4、相鄰信號層交叉走線；

五、電源完整性

1、減小電源層與地層間距，有利于減小對地阻抗，在電源平面和地平面間的層間寄生電容能發(fā)揮非常有效的濾波作用。

2、在使用濾波電容時，電容引腳引線要盡量短，才能獲得很好的濾波作用，電容引腳的長引線不僅沒有去耦作用，反而容易引起諧振，影響電源完整性；

3、反焊盤和花焊盤的使用：在使用allegro pad designer設(shè)計焊盤時，可以設(shè)計花焊盤和反焊盤，但這只對于負片來說的，對于正片，使用反焊盤和花焊盤需要在PCB布線時添加。添加的反焊盤尺寸越大，寄生電容越小，阻抗連續(xù)性越好，一般反焊盤30mil以上；花焊盤經(jīng)常用于直插式電源器件的引腳，好處是提高通流能力并有效散熱。

六、EMC設(shè)計中的20H和3H原則

1、20H原則：為了減小單板邊緣輻射，要求電源層相對地層內(nèi)縮20H距離，使得電源層輻射能被地層吸收。20H的意思是20倍的PCB材質(zhì)厚度。

減小邊緣輻射還可以使用法拉第電籠，即在板邊四周打上等間距的地過孔，過孔線用導(dǎo)線相連，但不建議連成回路。

2、3H原則：長距離平行走線時，信號間距要求3H，H指信號層和參考層之間的厚度。

?

參考文檔：王劍宇,蘇穎.高速電路設(shè)計.電子工業(yè)出版社

?

?

總結(jié)

以上是生活随笔為你收集整理的高速电路设计学习的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。