????????調試與測試是本系統設計實現的重要環節。單板調試主要包括各單元電路和接口 的調試，主要通過查看信號波形和運行軟件對每個功能進行測試。本章將設計一系列 的調試和測試方案來驗證電路設計的正確性。 6.1 電路板靜態檢查 經過原理圖設計、印制板設計、制造、印制板電裝等工序，最終形成的電路板如 下圖所示。圖 6.1 為交換系統母板的 TOP 層，圖 6.2 為電源子板和 CPU 子板的 TOP 層，這兩塊板螺裝在交換系統母板的 BOTTOM 層上。

?

在進行電路板的調試及測試前，需要對電路板進行靜態檢查，主要是根據印制板 標識，通過萬用表分別測量個輸出電壓對 GND 是否開路狀態。 6.2 調試環境 以太網交換板的調試分為單板硬件調試、軟件調試及整機聯調，需要的調試儀器 和工具如表 6.1 所示：

單板硬件調試需要使用示波器、萬用表、單板電源；軟件調試需要國微 FPGA 下 載線纜、龍芯開發主機；整機聯調需要信息處理設備機箱、AC/DC 電壓等。示波器 用來測試關鍵信號（如時鐘）的波形，萬用表用于檢測電路連接故障和電壓，單板電 源用于給單板供電。FPGA 下載線纜用于國產 FPGA 的調試與程序下載等，龍芯開發 主機用于軟件程序燒寫；信息處理設備機箱用于千兆電口和光口、指示燈、Serdes 接 口的調試及整機性能測試；AC/DC 電源用于給整機供電。 6.3 單板調試 6.3.1 電源調試 電源電路調試時單板調試的第一步，如果電源工作異常，將會導致系統無法正常 工作，甚至導致電路板損壞。首先對照明細表，檢查芯片外圍電路調壓電阻是否正確、 電容極性是否反接，然后給印制板加電，測試 IPMC 模塊的 3.3V 及 1.5V 是否正常。 根據電源系統的設計方案，其輸出使能由 IPMC 模塊的 FPGA 來控制，所以待 IPMC 模塊的 3.3V 及 1.5V 正常后，通過 FPGA 下載線纜將 FPGA 程序燒寫到 IPMC FPGA 中。然后再測量 IPMC FPGA 輸出信號中針對電源子板各電源模塊的輸出使能信號是 否正常，輸出使能正常后，再測量電源子板的輸出 5V、3.3V、2.5V、1.5V、1.2V、 1.02V、1.0V 是否正常。對于低電壓 1.02V、1.0V，還需要用示波器測量其紋波，看 是否滿足要求。 6.3.2 晶振、復位電路調試 數字電路依賴晶振來工作，所以電路調試前需要用示波器對各晶振輸出做初步的 檢查，觀察波形及頻率。電源子板電壓正常后，通過 FPGA 下載線纜將 FPGA 程序 燒寫到 Main FPGA 中，通過指示燈判斷 FPGA 是否運轉正常。本設計的復位電路通 FPGA 實現，一般情況下，只要 FPGA 運轉正常、FPGA 邏輯正確，復位輸出就沒 有問題，所以本設計復位電路調試初步通過 FPGA 運行指示燈來判斷，待后續進行芯 片功能調試時，針對其異常情況再反過來查找復位電路是否有問題。 另外，本設計 AD9517 的輸出通過 FPGA 配置實現，FPGA 運轉正常后，通過示 波器測量 AD9517 的輸出時鐘頻率和電平是否滿足要求。 6.3.3 調試串口和網口的調試 為了單板調試的便利，以太網交換板在空間緊張的情況下仍預留了調試串口和網 口。通過龍芯開發主機將軟件程序燒寫到 CF 卡中，分別通過串口電纜和網線將調試 串口和網口與計算機互連，觀察串口打印是否打印、鍵入命令是否正常及計算機本地 連接是否正常。 其他電路的調試必須依托軟件進行，如 SERDES 接口，需要芯片正常工作后在 整機中進行驗證。 6.4 軟硬件聯調 以太網交換板的千兆以太網光口和電口、指示燈接口、Serdes 接口均通過背板連 接器引接到前面板上，單板不具備測試條件，必須插到信息處理設備機箱中進行測試。 6.4.1 千兆電以太網口調試 首先通過專用以太網線纜將信息處理設備的千兆以太網電口與計算機網口互連， 計算機網卡“連接速率和雙工模式”配置為自動偵測，設備加電后，計算機本地連接 顯示為“1G”速率。依次更改計算機網卡模式為“10M 全雙工”、“100M 全雙工”， 計算機本地連接均能正常識別，上述操作驗證了以太網 PHY 芯片工作正常、機箱接 線正確。接下來通過串口鍵入端口狀態查看命令“show port mac-link”，結果如下圖 所示，端口 22-24 均為“UP”狀態，驗證了交換芯片與以太網 PHY 芯片之間的互連 正常。 6.4.2 千兆光以太網口調試 將以太網光口5和光口6通過光纖互連，在串口鍵入端口狀態查看命令“show port mac-link”，結果對應的端口 13 和 14 狀態為“down”，經查發現光模塊的發送使能無 效，通過 FPGA 內部邏輯使能該管腳后，重復查看端口狀態操作，端口 13 和 14 均為 “up”，結果如圖 6.5 所示，驗證了交換芯片與光模塊之間的互聯正常。用同樣的方 法驗證光口 7 和光口 8。 6.4.3 Serdes 接口調試 以太網交換板的 Serdes 接口通過背板連接器與其他業務板互連互通，在信息處 理設備機箱業務槽（如 10 槽）中插入一塊業務板，板卡正常啟動后，在串口鍵入端 口狀態查看命令“show port mac-link”，查看該 Serdes 接口對應的端口的狀態為“up”。 6.4.4 指示燈接口測試 在進行光以太網接口和電以太網接口測試的過程中，觀察機箱面板上對應的端口 的指示燈，如果由滅變亮，則驗證了指示燈接口正常。 6.5 整機測試 6.5.1 千兆電以太網功能測試 根據技術要求，以太網交換板支持千兆電以太網接口。 測試儀器：支持千兆以太網的計算機 2 臺，信息處理設備 1 臺； 測試方法和步驟： （1） 如上圖所示，將信息處理設備的千兆電以太網接口 1 連接 PC1，千兆電以 太網接口 2 連接 PC2； （2） 通過 WEB 管理系統配置以太網口 1 和 2 的 IP 參數，如圖 6.7 所示； 6.5.3 業務轉發性能測試 以太網交換板的業務轉發性能主要考核其以太網接口在 100%帶寬情況下的轉發 時延及丟包率。本測試用例選擇千兆電以太網口 1 和 2，利用專用網絡測試儀 TestCenter 進行測試和驗證。 測試儀器：網絡測試儀 TestCenter，計算機 1 臺，信息處理設備 1 臺。 測試方法和步驟： （1） 將信息處理設備的以太網接口 1 連接網絡測試儀 port1； （2） 將信息處理設備的以太網接口 2 連接網絡測試儀 port2； （3） 通過 WEB 管理系統設置信息處理設備以太網 1 和 2 的 IP 接口參數，如下 圖所示。

?

?

6.6 測試分析 在對以太網交換板進行測試的過程中，出現了兩個比較難查的問題。下面對這兩 個問題進行深入分析，并給出具體的解決方法。 6.6.1 以太網接口異常分析 在進行千兆電以太網接口測試的過程中，發現有時候兩臺計算機終端無法互相 ping 通，并且通斷的概率是隨機的，無固定規律，在排除了終端本身和測試線纜的問 題后，仔細查閱芯片手冊，并對以太網板進行了大量的試驗，最終定位該問題與交換 芯片與 PHY 芯片之間的配合相關。具體原因如下： 以太網交換板上電后，FPGA 對各芯片進行復位操作，CPU 復位完成后，開始對 交換芯片進行初始化，同時通過交換芯片的管理接口對 PHY 芯片進行相關配置，因 交換芯片需要配置的參數較多，導致其進入正常工作狀態的時間晚于 PHY 芯片，PHY 芯片在進入正常工作狀態后，會通過 SGMII 接口向交換芯片發送數據，導致正在初 始化過程中的交換芯片工作不穩定，概率隨機。解決方案如下：在進行 FPGA 復位邏 輯設計時，將龍芯處理器、交換芯片、PHY 芯片的復位信號關聯起來，即首先對交 換芯片進行復位，然后對龍芯處理器進行復位，龍芯處理器初始化交換芯片完成后， 再通過 FPGA 對 PHY 芯片進行復位，然后再執行對 PHY 芯片的初始化，保證 PHY 芯片在進入正常工作狀態時交換芯片的 SGMII 總線已準備好。按照上述邏輯對 FPGA 程序和 CPU 程序進行修改后，反復對接口進行測試和驗證，未出現問題。 6.6.2 業務線速轉發丟包分析 以太網交換板的業務轉發性能是信息處理設備最重要的技術指標之一，在初始的 業務轉發性能測試中，發現當測試數據帶寬 100%時會出現丟包，丟包率為 10-6。當 測試數據帶寬下降為 98%時不丟包，時延為 40us，經過一系列的試驗與分析，最終 定位該問題與交換芯片的接口時鐘相關，具體原因如下： 交換芯片發送數據時參考本地時鐘，接收數據時參考線路恢復時鐘，而晶振本身 存在誤差，當線路恢復時鐘大于本地時鐘時，即會造成接收端緩沖區溢出，從而出現 丟包現象。在業務轉發性能測試中，作為測試儀，其本地時鐘精度較高，我們默認測 試數據包發送時以標準的 25MHz 為參考，交換芯片從線路上將時鐘恢復出來并以該 時鐘為參考將數據存入接收緩沖區，經過三層交換，交換芯片又以本地時鐘為參考將 數據發送到對應的端口。本設計交換芯片的時鐘均源于時鐘編程芯片 AD9517 的參考 時鐘，該參考時鐘由一個標稱頻率為 25MHz 的晶振產生，用安捷倫公司的計數器測 試發現，其實際頻率為 24.999885MHz，即發送時鐘小于接收時鐘，所以出現丟包。 經過篩選，將 AD9517 的參考時鐘晶振更換為正偏的晶振，重新測試，丟包情況 得到解決，但有引發新的問題：晶振的篩選程序復雜，可操作性及可生產性差，為了 解決這一問題，有效區別于與標稱頻率為 25MHz 的晶振，我們定制了標稱頻率為 25.000625MHz、頻偏為±25ppm 的晶振作為 AD9517 的參考時鐘，既滿足交換芯片 本身對參考時鐘 25MHz、頻偏為±50ppm 的基本要求，又保證交換芯片的發送時鐘 頻率總處于正偏范圍內，降低發送時鐘頻率小于接收時鐘頻率的概率。經計數器測試， 定制的 25.000625MHz 的晶振其實際頻率為 25.000460MHz，重新進行性能測試，未 出現丟包，傳輸時延滿足技術指標。 需要說明的是，雖然通過更換晶振規避了性能測試中的誤碼問題，但誤碼的根本 原因在于時鐘不同源，要從根本上解決該問題，必須解決時鐘同源問題。當信息處理 設備間通過以太網進行組網時，可以統一接收 GPS 傳送的時鐘信號，在本地鎖相后 輸出作為交換芯片的輸入時鐘，即所有交換芯片的輸入時鐘都以 GPS 時鐘為參考， 從而實現時鐘同源。以太網交換板在設計時已考慮了這些問題，目前硬件電路支持該 部分功能，需要進一步調試。 本文主要介紹以太網交換板的調試環境，單板調試、軟硬件聯調及整機測試方法, 并選取兩個典型的難題進行深入剖析，說明了國產芯片的開發難度，同時通過功能測 試和性能測試，基本驗證了以太網交換板的設計滿足使用要求。

?

?信邁提供龍芯+國產FPGA軟硬一體化解決方案。

?

總結

以上是生活随笔為你收集整理的基于龙芯+国产FPGA 的VPX以太网交换板设计（三）的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。