二分频电路Verilog设计
生活随笔
收集整理的這篇文章主要介紹了
二分频电路Verilog设计
小編覺得挺不錯(cuò)的,現(xiàn)在分享給大家,幫大家做個(gè)參考.
2分頻電路設(shè)計(jì)
`timescale 1ns/10ps module div_2(clk,rst,out); input clk,rst; output out;reg q; always@(posedge clk or negedge rst)if(!rst)q<=1'b0;elseq<=~q; assign out=q; endmodule測(cè)試程序：
module div_2_tb(); reg clk,rst; wire out; div_2 wt (.clk(clk), .rst(rst), .out(out));initial beginrst <= 0;#20 rst <= 1;#100000 rst <= 0; endinitial beginclk = 0; endalwaysbegin#10 clk = ~clk;endendmodule?
?
?
?
總結(jié)
以上是生活随笔為你收集整理的二分频电路Verilog设计的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。
- 上一篇： 计算机文秘,{办公文秘}文秘计算机专业（
- 下一篇： 两年3亿用户，淘特跑出中国电商“加速度”