DDR2讀時序 

row acc：行激活，或者說是bank激活/簇激活

tRCD：行激活到真正的可以輸出列開始讀的命令。

tCAS/tCL：Strobe latency，發出列命令，延遲tCL，總線上才會輸出數據。

tBURST一般等于4，連續讀4個數據

tRAS：Row Access Strobe，激活完成開始，到讀數據完成，并完成restore，把電充回去的整個過程

prec：預充電

tRP：行預充電時間，bitline的兩根線充好電，可以進行下一步動作。

整個過程，稱作row cycle

現在，行激活以后，總線上就可直接發CAS命令。device內部，tRCD還是不變的。總線上只是把CAS命令與colum地址寄存起來

總線上可以提前寄存，但芯片內部不會

總結

以上是生活随笔為你收集整理的36. DDR2内存内部结构-5的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。