VerilogHDL二分頻代碼

①二分頻代碼

module FP2( input clk, output reg clk_s ); initial clk_s <= 1'b0; //初始化always @(posedge clk) //時(shí)鐘上升沿敏感beginif(clk == 1'b1) //當(dāng)時(shí)鐘為高電平clk_s <= ~clk_s; //二分頻輸出翻轉(zhuǎn)end endmodule

②測(cè)試文件代碼

`timescale 1ns/1ps module FP2_TEST;reg clk;initialbeginclk = 0; //初始化時(shí)鐘輸入為0endalways #20 clk = ~clk; //設(shè)置輸入時(shí)鐘，頻率為25MhzFP2 U1(.clk(clk),.clk_s(clk_s)); endmodule

③仿真波形

總結(jié)

以上是生活随笔為你收集整理的VerilogHDL二分频代码的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。