12 月 28 日消息，據 Tom's Hardware 報道，在本月舉行的 IEDM 2023 會議上，臺積電制定了提供包含 1 萬億個晶體管的芯片封裝路線，這一計劃與英特爾去年透露的規劃類似。

當然，1 萬億晶體管是來自單個芯片封裝上的 3D 封裝小芯片集合，但臺積電也在致力于開發單個芯片 2000 億晶體管。

為了實現這一目標，該公司重申正在致力于 2nm 級 N2 和 N2P 生產節點，以及 1.4nm 級 A14 和 1nm 級 A10 制造工藝，預計將于 2030 年完成。

此外，臺積電預計封裝技術（CoWoS、InFO、SoIC 等）將不斷取得進步，使其能夠在 2030 年左右構建封裝超過 1 萬億個晶體管的大規模多芯片解決方案。

據此前報道，臺積電在會議上還透露，其 1.4nm 級工藝制程研發已經全面展開。同時，臺積電重申，2nm 級制程將按計劃于 2025 年開始量產。

廣告聲明：文內含有的對外跳轉鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節省甄選時間，結果僅供參考，所有文章均包含本聲明。

投訴水文 我要糾錯

總結

以上是生活随笔為你收集整理的台积电首提 1nm A10 工艺，计划到 2030 年实现 1 万亿晶体管的单个芯片封装的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。