文章目錄

• 1. 開關(guān)閾值
• 2. 噪聲容限
• 3. 動(dòng)態(tài)特性 —— 電容
• 4. 動(dòng)態(tài)特性 —— 傳播延時(shí)
• 5. 傳播時(shí)延優(yōu)化分析
• 6. 動(dòng)態(tài)功耗

1. 開關(guān)閾值

對(duì)于長溝道晶體管器件：

2. 噪聲容限

對(duì)VTC進(jìn)行線性近似，過渡區(qū)看作直線，增益為在開關(guān)閾值Vm處的增益



——器件參數(shù)變化對(duì)門的閾值影響很小
——對(duì)于固定的晶體管尺寸比，Vm近似正比于Vdd，但太低的電壓對(duì)性能有影響

3. 動(dòng)態(tài)特性 —— 電容

使CL盡可能小是實(shí)現(xiàn)高性能CMOS電路的關(guān)鍵 ：

珊漏電容Cgd12 —— 覆蓋電容

擴(kuò)散電容Cdb1 Cdb2

連線電容 Cw

扇出的柵電容Cg3 Cg4

4. 動(dòng)態(tài)特性 —— 傳播延時(shí)

τ = RC為電路的時(shí)間常數(shù)，到達(dá)50%的時(shí)間是** t = ln(2)τ = 0.69τ **，10%到90%的為 t = ln(9)τ = 2.2τ

通過使Rn = Rp，來讓上升下降傳播延時(shí)相同。W/L可以控制R

分析：
通過把tp展開，得到：



延時(shí)對(duì)于大的Vdd不敏感，但當(dāng)Vdd接近2Vt的時(shí)候看到延時(shí)開始迅速增加

5. 傳播時(shí)延優(yōu)化分析

由上圖可以得知，減少CL、增大W/L、提高VDD為優(yōu)化時(shí)延的方法，下面進(jìn)行分析

1. NMOS和PMOS之間尺寸的比

PMOS的尺寸增加因充電電流改善了tLH，但是因?yàn)殡娙葑兇笥绊懥藅HL

2.考慮反向器尺寸

反向器也就是buffer由兩個(gè)延遲決定，一個(gè)是本征Cint，一個(gè)是外部Cext

當(dāng)反向器變化尺寸系數(shù)S的時(shí)候

3. 考慮整體 —— 反向器鏈
雖然S變大有助于減少單個(gè)反向器的時(shí)延，但是S會(huì)增大輸入電容
輸入柵電容Cg與本征輸出電容Cint之間的關(guān)系為：


等效扇出：





有長連線的時(shí)候：
Cint和Cfan分別為本征電容和扇出電容

6. 動(dòng)態(tài)功耗

對(duì)CMOS電路功耗起支配作用的是 由充電放電電容引起的動(dòng)態(tài)功耗


EVDD為電源功耗，EC為電容功耗

同時(shí)還有直流通路引起的功耗為：

總結(jié)

以上是生活随笔為你收集整理的VLSI数字集成电路设计——CMOS的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。