后續(xù)文章大多是基于NMOS器件來講解的，但是對于PMOS都很相似，且兩種MOS性能上各有優(yōu)劣，不是說只講NMOS就是說NMOS好

CMOS功耗與速度

①開關(guān)狀態(tài)nmos管：輸入高電平，輸出低電平輸入低電平，輸出高阻
②開關(guān)狀態(tài)pmos管：輸入高電平，輸出高阻輸入低電平，輸出高電平
單個nmos邏輯：輸入低電平時：nmos高阻，靠上拉電阻（如10k連接到電源）提供高電平輸入高電平時：nmos輸出低電平，輸出端對地電阻10歐姆左右。此時，電源對地大概存在一個10k電阻，一直有電流消耗。
單個pmos管，與單個nmos相似。提供電平方式交換了，電阻接地提供低電平，pmos提供高電平。高電平時，電源對地有一個電流消耗。
cmos電路：輸入高電平時：nmos對地連通，pmos對電源高阻，電源對地沒有電流消耗輸入低電平時：nmos對地高阻，pmos對電源連接，同樣沒有電流消耗

由于nmos使用電子做載流子，pmos使用空穴做載流子，在同樣電場下，空穴移動速度低于電子。即n溝道電導(dǎo)率大于p溝道電導(dǎo)率，所以在同樣的幾何參數(shù)情況下，nmos的導(dǎo)通電阻R低于pmos的導(dǎo)通電阻R
在數(shù)字電路中，上升沿和下降沿時間約為3RC(R是管子的導(dǎo)通電阻，C是負(fù)載電容)，因此使用同樣幾何參數(shù)pmos和nmos的cmos電路，下降沿快于上升沿（nmos驅(qū)動下降沿，pmos驅(qū)動上升沿）

MOS器件結(jié)構(gòu)

技術(shù)改進(jìn)、推動點(diǎn)

即我們要選用更小的有效溝道長度的器件，縮小柵氧化層的厚度

原因：

當(dāng)集成電路做小后，MOS器件的溝道變短，MOS的飽和電流會變大，從而獲得更快的速度。

與第一點(diǎn)一樣，根據(jù)那個MOS飽和電流那個公式，我們可以發(fā)現(xiàn)Cox越大電流也是越大的。

但是我們要知道什么東西都不是無限制的，首先，隨著制成的不斷微縮，各種二級效應(yīng)越來越明顯使柵控能力下降。為了提高柵控能力就得使柵電容提高，我們知道柵電容與厚度成反比，所以柵氧化層的物理厚度就要很薄。但是物理厚度一直減薄下去到了極限就會發(fā)生量子隧穿效應(yīng)，柵極漏電增加。

MOS正常工作的基本條件

mos要正常工作首先是不能讓里面的漏源與襯底或者阱產(chǎn)生二極管正向偏置，首先現(xiàn)代集成電路常采用P襯底工藝（具體原因），所以對于NMOS來說我們需要將它的襯底接地，對于PMOS來說我們要將它的阱接VDD

MOS的I/V特性

輸出特性曲線

輸出特性描述的是漏級電流和漏源電壓的關(guān)系

推導(dǎo)過程

不同層的形成：耗盡->反型

形成了反型層我們才能有溝道電流

I/V特性的數(shù)學(xué)推導(dǎo)

漏源無電壓差的情況下溝道電荷的計算方法

Cox單位面積柵氧化層的電容
Qd更具體化應(yīng)該稱為溝道某單位長度電荷

漏源有壓差情況下溝道電荷的計算方法

溝道電流的計算

具體公式數(shù)學(xué)積分推導(dǎo)

未夾斷情況下，也就是線性區(qū)的推導(dǎo)

深線性區(qū)（這是人為做了一個劃分，這樣我們可以得到一個根據(jù)VGS變化的電阻）

受 == 柵壓 ==控制的電阻

當(dāng)漏級電壓加上后，溝道夾斷之后的公式推導(dǎo)

這里的L我們本來應(yīng)該用L’，但是因為溝道比較長，所以忽略掉了夾斷點(diǎn)到漏級的距離

綜上所述

截止區(qū)用的是Id≈0，是因為還有一個亞閾值區(qū)，這個時候電壓電流是呈對數(shù)變化的

二階效應(yīng)

總結(jié)

以上是生活随笔為你收集整理的模拟CMOS集成电路学习笔记——MOS器件物理基础的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。